前言：中文期刊网精心挑选了电路设计论文范文供你参考和学习，希望我们的参考范文能激发你的文章创作灵感，欢迎阅读。
电路设计论文范文1
由于CRT显示器和液晶屏具有不同的显示特性,两者的显示信号参数也不同,因此在计算机(或MCU)和液晶屏之间设计液晶显示器的驱动电路是必需的,其主要功能是通过调制输出到LCD电极上的电位信号、峰值、频率等参数来建立交流驱动电场。
本文实现了将VGA接口信号转换到模拟液晶屏上显示的驱动电路,采用ADI公司的高性能DSP芯片ADSP—21160来实现驱动电路的主要功能。
硬件电路设计
AD9883A是高性能的三通道视频ADC可以同时实现对RGB三色信号的实时采样。系统采用32位浮点芯片ADSP-21160来处理数据,能实时完成伽玛校正、时基校正,图像优化等处理,且满足了系统的各项性能需求。ADSP-21160有6个独立的高速8位并行链路口,分别连接ADSP-21160前端的模数转换芯片AD9883A和后端的数模转换芯片ADV7125。ADSP-21160具有超级哈佛结构,支持单指令多操作数(SIMD)模式,采用高效的汇编语言编程能实现对视频信号的实时处理,不会因为处理数据时间长而出现延迟。
系统硬件原理框图如图1所示。系统采用不同的链路口完成输入和输出,可以避免采用总线可能产生的通道冲突。模拟视频信号由AD9883A完成模数转换。AD9883A是个三通道的ADC,因此系统可以完成单色的视频信号处理,也可以完成彩色的视频信号处理。采样所得视频数字信号经链路口输入到ADSP-21160,完成处理后由不同的链路口输出到ADV7125,完成数模转换。ADV7125是三通道的DAC,同样也可以用于处理彩色信号。输出视频信号到灰度电压产生电路,得到驱动液晶屏所需要的驱动电压。ADSP-21160还有通用可编程I/O标志脚,可用于接受外部控制信号,给系统及其模块发送控制信息,以使整个系统稳定有序地工作。例如,ADSP-21160为灰度电压产生电路和液晶屏提供必要的控制信号。另外,系统还设置了一些LED灯,用于直观的指示系统硬件及DSP内部程序各模块的工作状态。
本设计采用从闪存引导的方式加载DSP的程序文件,闪存具有很高的性价比,体积小,功耗低。由于本系统中的闪
存既要存储DSP程序,又要保存对应于不同的伽玛值的查找表数据以及部分预设的显示数据,故选择ST公司的容量较大的M29W641DL,既能保存程序代码,又能保存必要的数据信息。
图2为DSP与闪存的接口电路。因为采用8位闪存引导方式,所以ADSP-21160地址线应使用A20-A0,数据线为D39—32,读、写和片选信号分别接到闪存相应引脚上。
系统功能及实现
本设计采用ADSP-21160完成伽玛校正、时基校正、时钟发生2S、图像优化和控制信号的产生等功能。
1伽玛校正原理
在LCD中,驱动IC/LSI的DAC图像数据信号线性变化,而液晶的电光特性是非线性,所以要调节对液晶所加的外加电压,使其满足液晶显示亮度的线性,即伽玛(Y)校正。Y校正是一个实现图像能够尽可能真实地反映原物体或原图像视觉信息的重要过程。利用查找表来补偿液晶电光特性的Y校正方法能使液晶显示系统具有理想的传输函数。未校正时液晶显示系统的输入输出曲线呈S形。伽玛表的作用就是通过对ADC进来的信号进行反S形的非线性变换,最终使液晶显示系统的输入输出曲线满足实际要求。
LCD的Y校正图形如图3所示,左图是LCD的电光特性曲线图,右图是LCD亮度特性曲线和电压的模数转换图。
2伽玛校正的实现
本文采用较科学的Y校正处理技术,对数字三基信号分别进行数字Y校正(也可以对模拟三基信号分别进行Y校正)。在完成v校正的同时,并不损失灰度层次,使全彩色显示屏图像更鲜艳,更逼真,更清晰。
某单色光Y调整过程如图4所示,其他二色与此相同。以单色光v调整为例:ADSP-21160首先根据外部提供的一组控制信号,进行第一次查表,得到Y调整系数(Y值)。然后根据该Y值和输入的显示数据进行第二次查表,得到经校正后的显示数据。第一次查表的Y值是通过外部的控制信号输入到控制模块进行第一次查表得到的。8位显示数据信号可查表数字0～255种灰度级显示数据(Y校正后)。
3图像优化
为了提高图像质量,ADSP-21160内部还设计了图像效果优化及特技模块,许多在模拟处理中无法进行的工作可以在数字处理中进行,例如,二维数字滤波、轮廓校正,细节补偿频率微调、准确的彩色矩阵(线性矩阵电路),黑斑校正、g校正、孔阑校正、增益调整、黑电平控制及杂散光补偿、对比度调节等,这些处理都提高了图像质量。
数字特技是对视频信号本身进行尺寸、位置变化和亮,色信号变化的数字化处理,它能使图像变成各种形状,在屏幕上任意放缩,旋转等,这些是模拟特技无法实现的。还可以设计滤波器来滤除一些干扰信号和噪声信号等,使图像的清晰度更高,更好地再现原始图像。所有的信号和数据都是存储在DSP内部,由它内部产生的时钟模块和控制模块实现的。
4时基校正及系统控制
由于ADSP-21160内部各个模块的功能和处理时间不同,各模块之间存在一定延时,故需要进行数字时基校正,使存储器最终输出的数据能严格对齐,而不会出现信息的重叠或不连续。数字时基校正主要用于校正视频信号中的行,场同步信号的时基误差。首先,将被校正的信号以它的时基信号为基准写入存储器,然后,以TFT-LCD的时基信号为基准读出,即可得到时基误差较小的视频信号。同时它还附加了其他功能,可以对视频信号的色度、亮度、饱和度进行调节,同时对行、场相位、负载波相位进行调节,并具有时钟台标的功能。
控制模块主要负责控制时序驱动逻辑电路以管理和操作各功能模块,如显示数据存储器的管理和操作,负责将显示数据和指令参数传输到位,负责将参数寄存器的内容转换成相应的显示功能逻辑。内部的信号发生器产生控制信号及地址,根据水平和垂直显示及消隐计数器的值产生控制信号。此外,它还可以接收外部控制信号,以实现人机交互,从而使该电路的功能更加强大,更加灵活。
此外,ADSP21160的内部还设计了I2C总线控制模块,模拟FC总线的工作,为外部的具有I2C接口的器件提供SCLK(串行时钟信号)和SDA(双向串行数据信号)。模拟I2C工作状态如图5和图6所示。
系统软件实现
在软件设计如图7所示,采用Matlab软件计算出校正值,并以查找表的文件形式存储,供时序的调用。系统上电
开始,首先要完成ADSP-21160的一系列寄存器的设置,以使DSP能正确有效地工作。当ADSP-21160接收到有效的视频信号以后,根据外部控制信息确定Y值。为适应不同TFT-LCD屏对视频信号的显示,系统可以通过调整Y值,以调节显示效果到最佳。再如图4所示,对先前预存的文件进行查表,得到所需的矫正后的值,然后暂存等待下一步处理。系统还可以根据视频信号特点和用户需要完成一些图像的优化和特技,如二维数字滤波、轮廓校正、增益调整、对比度调节等。这些操作可由用户需求选择性使用。利用ADSP-21160还可以实现图像翻转、停滞等特技。最后进行数字时基校正,主要用于校正视频信号中的行、场同步信号的时基误差,使存储器最终输出的数据能严格对齐,而不会出现信息的重叠或不连续。除了以上所述的主要功能以外,ADSP-21160还根据时序控制信号,为灰度电压产生电路和TFT-LCD屏提供必要的控制信号。另外,ADSP-21160还能设置驱动通用I/O脚配置的LED灯,显示系统工作状态。
电路设计论文范文2
同步扰码的实质是让输入比特与随机数产生器所产生的一位随机比特进行异或来产生扰码的输出比特，其原理如图1所示。JESD204B协议规定的扰码方式需采用自同步扰码方式，自同步的扰码与解扰电路结构如图2所示。可见，对于自同步串行扰码，每次扰码输出都是由移位寄存器第13位和第14位比特进行异或，得到的结果再与输入比特值进行异或而得到的。由于传输层数据成帧之后，往往是以8位或16位数据进行并行传输的，所以必须在串行扰码的基础上，设计8位并行或16位并行的扰码与解扰电路。下面将在串行扰码表达式的基础上推导并行扰码的逻辑表达式。串行扰码每次只处理一个比特。在每个时钟周期，移位寄存器只移一位［3］。对于串行扰码，假设此刻输入比特是bn，输出比特是an，则移位寄存器s0中存储的比特是an－1，依此类推移位寄存器s14中存储的比特是an－15，因此an=bn+an－14+an－15。则下一个时刻的输入比特是bn+1，输出比特是an+1，此时移位寄存器s14中存储的比特是an－14，因此an+1=bn+1+an－13+an－14。由上面两组公式可以看出，只要保证扰码器和解扰器中对应的各个移位寄存器中的值相同即可，即扰码器的移位寄存器状态与解扰器的移位寄存器状态必须达到同步。由于协议中并没有规定移位寄存器的初始值，所以要解决解扰器输出与移位寄存器初始状态值有关的问题。为了不让解扰电路的输出与初始状态值有关，便于收发两端的同步，下面给出一种改进的并行扰码与解扰电路结构。
2改进的并行扰码与解扰电路
前面已经提到，协议规定的扰码与解扰模块位于数据传输层和数据链路层之间，在传输层数据成帧的过程中，发射器为了与接收器之间达到同步会在用户数据前发送编码数据同步序列和初始通道校准序列，协议要求在这两种序列发送的过程中是不能进行扰码的，在此过程中扰码器和解扰器处于非工作状态。另一方面，在用户数据到达后，扰码器和解扰器要开始工作，如果此时扰码器与解扰器中移位寄存器的初始状态值不同，会导致接收端不能正确恢复用户数据前两个字节值［4］。为了避免前两个字节值的丢失，在扰码器与解扰器的移位寄存器同步之前，用户数据前两个字节可以在无扰码操作的情况下传输，两个字节之后，扰码器与解扰器移位寄存器的状态就会由用户数据的前两个字节所确定，这时能够保证达到同步状态。基于以上考虑，提出一种带使能信号的改进扰码与解扰电路结构［4］，如图3所示。此时扰码器和解扰器都加入了一个使能控制信号。当en信号为低电平时，输入不经扰码直接输出;同理在接收端也不用解扰。两个字节之后，扰码器和解扰器移位寄存器中的状态都是由输入决定的确定值，此时可将en信号电平拉高，进行正常的扰码与解扰操作。
3仿真结果
用MODELSIM软件对设计的并行扰码和解扰电路进行了功能仿真。把扰码电路和解扰电路串联起来进行了仿真，仿真结果如图4和图5所示。由仿真结果看出，无论是8位并行扰码还是16位并行扰码，前两个字节都没有被扰码，当然也没有被解扰，此时扰码器的输出和解扰器的输出是相同的。从第3个字节开始，扰码器和解扰器就进行了正常的扰码与解扰。这样的输出结果正是协议的规范和要求。而解扰器的输出与扰码器的输入是完全相同的，从而证明了电路扰码和解扰功能的正确性。用DesignCompiler软件对设计进行综合，得到电路在面积、动态功耗、弛豫时间等方面的结果，如表1所示。由以上综合结果可以看出，该电路功耗很低，至少可以运行于较高频率，满足协议对加扰电路的速度要求。
4总结
电路设计论文范文3
水上接收部分主要有主控模块、电源管理模块、显示模块、数据管理模块4部分组成，水上接收部分的主控芯片为意法半导体公司的低功耗MCU（STM32F103VE），通过3.2寸触摸显示屏上的锂离子电池充电开关命令，控制锂离子电池充电并将充电状态回显到显示屏上，触摸无线传输开关命令，控制无线传输命令控制数据传输并将数据传输状态显示到显示屏上，触摸采样间隔设置命令，设置水下探测器的采样时间。
2硬件电路设计
硬件电路设计分为水下和水上两部分。水下和水上都是以STM32F103VE芯片为核心，通过各自电路以实现各自功能。STM32系列是专门为要求高性能、低成本、低功耗的嵌入式应用设计的ARMCortex内核，本设计所用芯片主频为72MHz,从闪存执行代码，功耗27mA，是32位市场上功耗最低的产品之一，相当于0.375mA/MHz。
2.1水下电路设计
水下部分电路主要有主控电路、流速测量电路、姿态解算电路、锂离子电池充放电及其保护电路、数据存储及传输电路，压力、温度采集电路5部分组成。
2.1.1流速测量
流速是本设计最重要数据，因此本设计选用低功耗、高温度稳定性霍尔器件A1220作为机械转子转速测量传感器。A1220内部集成动态补偿电路，低通滤波电路，施密特触发器，电压比较器等，我们可以看到霍尔器件输出为规则方波，因此我们可直接由STM芯片采集这些方波信号就能达到我们的需求。
2.1.2姿态解算电路
本设计采用InvenSense公司的整合性6轴（3轴陀螺仪、3轴加速度计）运动处理组件MPU-6050和Honeywell公司的3轴数字罗盘HMC5883L来采集探测器角加速度W、线加速度A、磁场强度Η，用四元数的方法进行数据融合，计算探测器姿态角。
2.1.3电源电路
电源作为海流计运行的动力，其电路设计的优劣不仅决定设备能否正常运行而且还决定了设备是否安全运行。本设计采用摩米士三星GalaxyNote3高容量锂离子电池作为电源，采用LINEAR公司的可编程充电电流的单节锂离子充电管理芯片LTC4054，自动检测锂离子电池电压及充电电流变化使锂离子电池充电过程自动在涓流充电、恒流充电、恒压充电、充电终止这四个充电过程切换，避免了处理器的参与，减少处理器的负担；采用TexasInstruments公司的单节锂离子电池电量检测和保护芯片BQ28Z560-R1，该芯片使用德州仪器ImpedanceTrackTM精确电量计算算法来报告电池状态，同时提供续航时间（分钟），充电所需时间（分钟）、电池电压和电池温度等信息,此外该芯片还提供短路、过流充电和放电、过度充电和放电保护功能；采用LINEAR公司的宽输入电压同步降压-升压DC/DC转换器，该芯片可由动态输入电压（1.8~5.5V）获得稳压输出，特别适合于锂离子电池放电特点，改变了传统先升压再降压的电路设计，降低了功耗。
2.1.4压力、温度采集电路设计
探测器所处的深度及该深度下的温度同样是海流计所需的数据，本设计采用MeasurementSpeclalties公司的工作深度0~3000m，高精度压力传感器89-03KA-4R，为了降低功耗每隔一段时间T单片机置位一次，BOOST管脚STM32采集Li_PRESSURE管脚上电压，经转化得到深度H。温度传感器采用pt100经24位模数转换芯片AD7714转换成数字信号，STM32采集数字信号，再转化为温度数据。为了提高精度，本设计采用高性能稳压芯片压力提供参考电压，采用耦合电路避免处理器数字信号干扰。压力采集电路如图7所示。
2.2水上电路设计
水上电路主要有主控电路、无线数据传输电路、无线充电电路、显示触摸电路4部分组成。无线数据传输电路采用GFSK单片式收发芯片NRF24L01。水上和水下电路各连接一块NRF24L01模块，将水下探测器数据传输给水上接收电路。
3软件设计
本设计软件以Keil4为编译平台，采用模块化编程思想，分别为水下探测部分和水上数据接收部分编写了代码，增加了代码的可读性，使设备易于升级维护。
3.1水下探测电路软件设计
水下探测电路主要任务是采集机械转子转速、探测器姿态、压力、温度等信息，并将数据增加时间戳后存储到SD卡中，其程序图如图9所示。
3.2水上接收电路软件设计
水上接收电路主要功能是接收水下探测器测量的数据，此外还有控制锂离子电池充电，控制数据传输，设置水下探测器采样间隔，指示充电状态，数据传输状态的功能。
4结果与讨论
电路设计论文范文4
本项目的主要任务是用EPROM2764(存储单元213,容量为8KB)设计定时控制电路。从存储器角度来看,A0A1……A12是地址码,D7D6……D0是数据,每输入一个地址码,输出端将输出一个数据;从控制过程角度看,A0A1……A12是控制过程对应的时间代码,D7D6……D0是控制电路的开关,每给出一个时间代码,输出将给出该时刻对应的各电路执行信号。基于此,用EPROM再配合时间脉冲发生器与二进制加法计数器,组合成任意的定时控制电路。
2实践活动
2.1电路原理分析
基于EPROM2764设计定时控制电路如图2所示。以半自动加工与装配工作为例,通常由几个工步组成,每个工步完成一定的动作,需要一定的时间,两个工步之间要有一个间歇时间(如刀架的退回,钻头的退出),各工步可以由不同的执行机构(比如电机拖动)完成,需要用多路定时控制电路来控制。(1)工作原理比如:加工一个零件需要三个工步一次完成,第一工步需要10s,间隔2s,第二工步需要4s,间隔4s,第三工步需要2s,间隔2s,然后停止。时间流程表如表1所示。如图2所示,使用EPROM芯片2764实现这一加工过程,此系统供电电压为±12.5V,使用L7805稳压芯片产生5V电压给存储芯片供电,用LED指示灯来指示加工动作(执行工步、间歇、停止),各工步操作时间的最大公约数为2s,以2s为步长设计,用555产生2s的时钟脉冲送入到计数器74HC161,输出的时间代码送入到EPROM地址输入端,输出D6控制第一工步用红灯LED1指示,D5控制第一工步间歇用黄灯LED2指示,D4控制第二工步用红灯LED3指示,D3控制第二工步间歇用黄灯LED4指示,D2控制第三工步用红灯LED5指示,D1控制第三工步间歇用黄灯LED6指示,D0为总控制使机器停止运作用绿灯LED7指示,将74HC161的CET端0,使74HC161的输出的数据保持不再进行计数操作。2764是8K*8字节的紫外线擦除、电可编程只读存储器,单一的+5V供电,工作电流为75mA,维持电流为35mA,读出时间最大为250ns,28脚双列直插式封装。各引脚的含义为:A0-A12为13根地址线,可寻址8K字节;D0-D7为数据输出线;-E为片选线;-G为数据输出选通线;PGM为编程脉冲输入端;Vpp是编程电源;Vcc是主电源。存储器2764的操作方式如下表2所示。(2)编程操作Vpp接+12.5V,-E接低电平,-G接高电平,输入一定频率的脉冲(如70Hz,不超过1KHz),该脉冲由uA741产生,D0-D7为数据输入。使用拨码开关对每个用到的地址进行编码。(3)读操作Vpp和接+5V,-E接低电平,-G接高电平,D0-D7为数据输出。(4)EPROM2764的输入输出真值表如表3所示。
2.2PCB设计
运用Protel99SE,绘制原理图,设计PCB。本控制电路的PCB设计如图3所示。维护成本等诸多优点。海上风电的兴起,使得部件吊装成本大幅度增加因此维护成本低廉的直驱式逐渐成为未来风力发电场使用的主力机型。目前大多数故障模拟实验台用来模拟双馈式风力发电机组,主要关注齿轮箱故障。但对于直驱式风力发电机组,其关注的重点部件如图1所示。由图1可见,除了主轴上的传动部件,基础塔架、叶片也是近年来出现较多故障的部件。而传统的双馈式风力发电机组故障模拟试验台,对于直驱式风力发电机组重点关注的低速主轴承,叶轮部位以及基础塔架等部位,相应的故障模拟较少。对于直驱式风力发电机组故障模拟试验台的研究,目前的文献较少。对于此类故障模拟平台,其未来发展方向是在模拟风力发电机组工况的情况下,对机组故障进行模块化模拟,综合考虑低速主轴承故障,发电机故障,叶片故障,变桨轴承,塔架基础故障等。
电路设计论文范文5
1.1传统斜坡补偿设计思想从斜坡补偿基本原理可知，在占空比D最大时，需要的补偿电流斜率m最大。因此，若将补偿电流斜率m固定设置在占空比最大的对应值，保证在最大占空比时系统的稳定性，则在全占空比范围内，斜坡补偿均可使系统稳定工作。给出线性斜坡补偿的补偿斜率随占空比变化的关系如图3所示。线性补偿具有结构简单、易于实现等优点，补偿斜坡可以从系统内部的振荡器中得到。由振荡电路对电容C进行充放电即可实现。但振荡电路一旦确定，其所产生的斜坡将不再变化，由于它在任何占空比下都采用最大补偿斜率，所以就会造成小占空比情况下的过补偿问题，致使系统响应速度变慢，同时也降低了系统的带载能力，因此只适用于补偿精度要求不高的电路。
1.2斜坡补偿的电路设计图4是本文提出的斜坡补偿具体电路。本文的斜坡补偿方法是采用分段线性斜坡补偿，当占空比＜30%时，不进行斜坡补偿，以消除在小占空比工作时，斜坡补偿对系统带载能力的影响;当占空比＞30%时，在采样电压上叠加斜坡电压，以消除大占空比工作情况下，电流环路固有的不稳定现象，避免亚谐波震荡的发生。图中，Rsense是采样电阻，Isense是采样电感电流，gate信号是功率管的导通信号，虚线框内是一个取上升沿电路，对功率管的导通信号取一个上升沿。在功率管刚导通的时候，取沿窄脉冲信号打开开关管M1、M2，对电容C1、C2两端电压置0。比较器comp以及电容C1用于设定分段线性区间，文中设定为30%。由电容特性IT=CU知在T时间范围内，由于电容C1端电压＜Vref，比较器comp输出为高，通过逻辑控制，开关管M2导通，M5关断，电容C2两端被短路，电容C2上极板开路，电容C2端电压为0，不进行斜坡补偿。在固定开关工作频率下，通过设置合适的电压Vref、电流Iref1以及电容C1的容值，可将时间T设定在开关周期的30%，则在时间T内不进行斜坡补偿，从而消除了小占空比下造成的过补偿问题。当占空比＞30%时，需进行斜坡补偿，此时开关管M2关断，M5导通，Iref2给电容C2充电，产生斜坡电压，补偿的斜坡电压可计算。当占空比＞30%时，通过设置电流Iref2以及电容C2的容值，采用最大占空比对应的斜率进行补偿，可保证在任意占空比下系统电流环路的稳定性。
2仿真验证
图5是本文提出的斜坡补偿电路仿真波形图。图5中，上图是功率管的导通信号gate，高电平功率管导通，低电平功率管关断;下图是电容C2两端的电压，即是补偿的斜坡电压。由图可知，在功率管导通期间，在占空比＜30%时，没有补偿斜坡电压，当占空比＞30%时，有斜坡补偿电压。仿真结果满足设计要求。
3结束语
电路设计论文范文6
2RF电路设计的常见问题
2．1数字电路模块和模拟电路模块之间的干扰
如果模拟电路(射频)和数字电路单独工作，可能各自工作良好。但是，一旦将二者放在同一块电路板上，使用同一个电源一起工作，整个系统很可能就不稳定。这主要是因为数字信号频繁地在地和正电源(>3V)之间摆动，而且周期特别短，常常是纳秒级的。由于较大的振幅和较短的切换时间。使得这些数字信号包含大量且独立于切换频率的高频成分。在模拟部分，从无线调谐回路传到无线设备接收部分的信号一般小于lμV。因此数字信号与射频信号之间的差别会达到120dB。显然．如果不能使数字信号与射频信号很好地分离。微弱的射频信号可能遭到破坏,这样一来，无线设备工作性能就会恶化，甚至完全不能工作。
2．2供电电源的噪声干扰
射频电路对于电源噪声相当敏感,尤其是对毛刺电压和其他高频谐波。微控制器会在每个内部时钟周期内短时间突然吸人大部分电流,这是由于现代微控制器都采用CMOS工艺制造。因此。假设一个微控制器以lMHz的内部时钟频率运行，它将以此频率从电源提取电流。如果不采取合适的电源去耦．必将引起电源线上的电压毛刺。如果这些电压毛刺到达电路RF部分的电源引脚,严重时可能导致工作失效。
2．3不合理的地线
如果RF电路的地线处理不当,可能产生一些奇怪的现象。对于数字电路设计,即使没有地线层,大多数数字电路功能也表现良好。而在RF频段，即使一根很短的地线也会如电感器一样作用。粗略地计算,每毫米长度的电感量约为lnH,433MHz时10toniPCB线路的感抗约27Ω。如果不采用地线层，大多数地线将会较长，电路将无法具有设计的特性。
2．4天线对其他模拟电路部分的辐射干扰
在PCB电路设计中，板上通常还有其他模拟电路。例如，许多电路上都有模，数转换(ADC)或数／模转换器(DAC)。射频发送器的天线发出的高频信号可能会到达ADC的模拟输入端。因为任何电路线路都可能如天线一样发出或接收RF信号。如果ADC输入端的处理不合理，RF信号可能在ADC输入的ESD二极管内自激。从而引起ADC偏差。
3RF电路设计原则及方案
3．1RF布局概念
在设计RF布局时,必须优先满足以下几个总原则：
(1)尽可能地把高功率RF放大器(HPA)和低噪音放大器(LNA)隔离开来，简单地说，就是让高功率RF发射电路远离低功率RF接收电路：
(2)确保PCB板上高功率区至少有一整块地，最好上面没有过孔，当然，铜箔面积越大越好；
(3)电路和电源去耦同样也极为重要；
(4)RF输出通常需要远离RF输入；
(5)敏感的模拟信号应该尽可能远离高速数字信号和RF信号。
3．2物理分区和电气分区设计原则
设计分区可以分解为物理分区和电气分区。物理分区主要涉及元器件布局、方向和屏蔽等；电气分区可以继续分解为电源分配、RF走线、敏感电路和信号以及接地等的分区。
3．2．1物理分区原则
(1)元器件位置布局原则。元器件布局是实现一个优秀RF设计的关键．最有效的技术是首先固定位于RF路径上的元器件并调整其方向,以便将RF路径的长度减到最小,使输入远离输出。并尽可能远地分离高功率电路和低功率电路。
(2)PCB堆叠设计原则。最有效的电路板堆叠方法是将主接地面(主地)安排在表层下的第二层，并尽可能将RF线布置在表层上。将RF路径上的过孔尺寸减到最小,这不仅可以减少路径电感,而且还可以减少主地上的虚焊点,并可减少RF能量泄漏到层叠板内其他区域的机会。
(3)射频器件及其RF布线布局原则。在物理空间上,像多级放大器这样的线性电路通常足以将多个RF区之间相互隔离开来，但是双工器、混频器和中频放大器／混频器总是有多个RF／IF信号相互干扰．因此必须小心地将这一影响减到最小。RF与IF迹线应尽可能十字交叉，并尽可能在它们之间隔一块地。正确的RF路径对整块PCB的性能非常重要，这就是元器件布局通常在蜂窝电话PCB设计中占大部分时间的原因。
(4)降低高/低功率器件干扰耦合的设计原则。在蜂窝电话PCB上,通常可以将低噪音放大器电路放在PCB的某一面,而将高功率放大器放在另一面,并最终通过双工器把它们在同一面上连接到RF端和基带处理器端的天线上。要用技巧来确保通孔不会把RF能量从板的一面传递到另一面，常用的技术是在二面都使用盲孔。可以通过将通孔安排在PCB板二面都不受RF干扰的区域来将通孔的不利影响减到最小。
3．2．2电气分区原则
(1)功率传输原则。蜂窝电话中大多数电路的直流电流都相当小,因此，布线宽度通常不是问题。不过．必须为高功率放大器的电源单独设定一条尽可能宽的大电流线，以将传输压降减到最低。为了避免太多电流损耗,需要采用多个通孔来将电流从某一层传递到另一层。
(2)高功率器件的电源去耦。如果不能在高功率放大器的电源引脚端对它进行充分的去耦，那么高功率噪声将会辐射到整块板上，并带来多种的问题。高功率放大器的接地相当关键，经常需要为其设计一个金属屏蔽罩。
(3)RF输入，输出隔离原则。在大多数情况下，同样关键的是确保RF输出远离RF输入。这也适用于放大器、缓冲器和滤波器。在最坏情况下，如果放大器和缓冲器的输出以适当的相位和振幅反馈到它们的输入端，那么它们就有可能产生自激振荡。在最好情况下，它们将能在任何温度和电压条件下稳定地工作。实际上。它们可能会变得不稳定，并将噪音和互调信号添加到RF信号上。
(4)滤波器输入，输出隔离原则。如果射频信号线不得不从滤波器的输入端绕回输出端，那么，这可能会严重损害滤波器的带通特性。为了使输入和输出良好地隔离。首先必须在滤波器周围布置一圈地。其次滤波器下层区域也要布置一块地，并与围绕滤波器的主地连接起来。把需要穿过滤波器的信号线尽可能远离滤
波器引脚也是个好方法。此外，整块板上各个地方的接地都要十分小心,否则可能会在不知觉之中引入一条不希望发生的耦合通道。
(5)数字电路和模拟电路隔离。在所有PCB设计中，尽可能将数字电路远离模拟电路是一条总的原则，它同样适用于RFPCB设计。公共模拟地和用于屏蔽和隔开信号线的地通常是同等重要的，由于疏忽而引起的设计更改将可能导致即将完成的设计又必须推倒重来。同样应使RF线路远离模拟线路和一些很关键的数字信号．所有的RF走线、焊盘和元件周围应尽可能多地填接地铜皮．并尽可能与主地相连。如果RF走线必须穿过信号线,那么尽量在它们之间沿着RF走线布置一层与主地相连的地。如果不可能，一定要保证它们是十字交叉的．这可将容性耦合减到最小，同时尽可能在每根RF走线周围多布一些地，并把它们连到主地。此外。将并行RF走线之间的距离减到最小可使感性耦合减到最小。
4结束语
迅速发展的射频集成电路为从事各类无线通信的工程技术人员提供了广阔的前景。但同时，射频电路的设计要求设计者具有一定的实践经验和工程设计能力。本文总结的一些经验可以帮助射频集成电路开发者缩短开发周期．避免走不必要的弯路，节省人力物力。
