前言：中文期刊网精心挑选了电源设计需求范文供你参考和学习，希望我们的参考范文能激发你的文章创作灵感，欢迎阅读。
电源设计需求范文1
关键字:电路模拟;模拟IP;锁相环;并行SPICE;FineSim
1引言
基于环形振荡器(Ring Oscillator,RO)的锁相环(Phase Locked Loop,PLL)结构简单,与主流的CMOS工艺兼容,在模拟/数模混合集成电路领域具有广泛的应用。
嵌入式微处理器芯片对PLL电路提出了很高的要求。在某型嵌入式微处理器中,针对不同的应用需求,要求PLL输出的时钟信号覆盖数十直至吉赫兹的范围,具有较低的抖动和功耗开销,具体的性能要求如表1所示。
为了削弱数字电路开关噪声的影响,集成于大规模集成电路中的PLL通常采取独立供电的方式,并且往往采用双电源供电来分离PLL核心电路中数字部分与模拟部分的耦合噪声。但是,独立双电源供电对于PLL的集成应用来说却是一个不大不小的麻烦。在很多嵌入式应用领域,芯片的封装管脚是较为紧张的资源,独立双电源供电无疑会造成较大的成本劣势。本文涉及的这款嵌入式微处理器也不例外,封装管脚无法为PLL电路分配独立的供电通路,因此要求PLL电路能够共享数字部分的电源系统。
对设计指标和应用需求的分析来看,共享电源系统和宽频率范围是本文设计的PLL的基本需求,研究的重点主要针对这两个方面展开。文章的第二部分重点阐述了针对共享单电源和宽频工作范围的设计,并在第三部分介绍了模拟仿真过程中的问题以及解决方法,最后第四部分进行了总结。
2使用单电源对称负载PLL的结构
共享电源系统最直接的问题就是电源噪声的隔离与抑制。通常,数字电路的开关噪声会通过电源耦合、衬底耦合等方式对模拟IP产生极大的干扰,在常见的电路中为了削弱这种干扰,需要对模拟部分采取包括分离供电、EMI隔离、深槽隔离、多环保护在内的多种隔离措施,以衰减噪声信号的功率。
一般的,PLL电路直接共享数字电路的电源系统往往会带来灾难性的影响。为了隔离数字系统的电源噪声,同时满足该型嵌入式微处理器芯片对PLL的设计需求,本文研究提出了一种“LDO+PLL”的构架,如图1所示。
总体构架上PLL由两部分组成,低压降稳压电路(Low Drop-Out Regulator,LDO)通过全芯片的IO电源(3.3 V)向PLL核心电路提供1.2 V的工作电源,并进行电源滤波,隔离数字部分的电源噪声;PLL核心电路如图1中下半部分所示,电路采用对称负载式差分结构。
2.1 LDO供电电路
LDO作为供电方案中的一种,具有输入电压范围宽、输出纹波小、结构简单、面积开销小、高电源抑制比、低噪声等优点。典型的LDO的结构框图见图2,电路由参考基准电压源(Voltage Reference)、放大器(OPA)、输出调整管(MOS)、反馈网络(R1/R2/CL/Resr),以及过温/欠压保护电路(Guard)构成。反馈网络采样负载端的供电电压,并形成反馈电压信号,运算放大器OPA求取来自反馈网络的采样电压和基准电压源的电压信号的差值,并放大该差值并作为功率MOS管的控制信号,以此形成闭环控制系统。
0.13μm CMOS工艺要求数字电路部分采用1.2 V和3.3 V两种电源进行供电,内核电路使用1.2 V电源,IO电路使用3.3 V电源。就内核1.2 V电源来讲,与PLL环路所需要的1.2 V电源之间缺乏足够的电压裕度,不适合作为LDO的输入电源,因此LDO采用数字部分的3.3 V电源作为输入电源。
基准电压源是LDO中最关键的部件之一,带隙基准(Bandgap Voltage Reference,BGR)是一种与CMOS工艺具有较好兼容性的基准结构。PN结的结电势与温度成反比例关系,而工作在不同集电极电流密度下的三极管的发射结电压之差与温度成正比例关系,BGR正是利用这两种电压相互补偿,产生与温度和电源电压无关的参考基准[1]。图3给出了本设计中使用的带隙基准的电路结构,利用运算放大器输入“虚短(Imaginary Short)”的原理,求取三极管对[Q0,Q1]和[[Q2,Q3]发射结电压之差,同时保证所有的三极管工作在相同的电流下,该电流为与温度成正比的电流(Proportional To Absolute Temperature,PTAT)。根据前文的原理,三极管Q4的发射结电压与温度成反比,因此经过补偿后可以产生与温度无关的基准输出VREF[2]。
前馈噪声和负载噪声问题是LDO设计中需要慎重对待的。图4是模拟过程中采集到的PLL电源线上的噪声波形。前馈噪声来源于数字电路的开关噪声,而PLL本身振荡过程中的电流变化同样会对电源网络产生上行噪声。图4中可见,数字电路的周期性开关形成的瞬时电源-地通路造成了电源网络上的低频噪声,而PLL振荡过程中的工作电流的变化形成了电源网络上的高频噪声,这两种噪声的叠加使得电源网络上出现了如图4所示的噪声波形。
不论是对于前馈噪声还是对于负载反馈噪声,对噪声的响应能力实质上反应了LDO电路的瞬态响应(Transient Response,TR)能力,从这个意义上讲,单电源PLL对LDO的TR性能提出了很高的要求。
图2中包括滤波电容CL在内的反馈网络是确保LDO输出的重要部分,其中CL能够在一定程度上减小LDO输出的纹波。但反馈网络同时也是限制TR性能的一个因素。对于片内集成的LDO而言,滤波电容CL的容值不会很大,因此在确保不发生振荡的前提下,可以采用较小的滤波电容,并使用单位反馈。
除此之外,下列几个有关LDO的性能参数也是必须要加以考虑的,主要包括:
输出电压与负载电流,这是LDO电路的基础参数,结合PLL核心电路的要求,最大负载电流小于30 mA,输出电压1.2 V;
LDO自身的功耗,除了调整压降在功率MOS管上的功耗开销之外,LDO的其它电路都会产生功耗,相对于分立组件的LDO而言,片上集成的专供PLL环路使用的LDO自身的负载和功耗开销都处于较低的范围内,因此LDO电路其它部分的开销就需要被有效的控制。
2.2 对称负载结构的宽带PLL
图1中的PLL环路是一种典型的二阶环路。以环形振荡器RO为基础的压控振荡器(Voltage Controlled Oscillator,VCO)在偏置电压的作用下可以产生高频振荡;鉴频鉴相器(Phase Frequency Detector,PFD)比较参考时钟CLK_IN和反馈时钟BACK_CLK的频率/相位差,并控制两个电荷泵(Charge Pump,CP)的控制信号;环路滤波器对电荷泵的输出积分形成控制电压Vctrf;偏置电路BIAS将控制电压Vctrf转换为差分VCO的控制电压Vbn和Vbp。
本文为全文原貌 未安装PDF浏览器用户请先下载安装 原版全文
图5是该PLL中采用的VCO延迟链和延迟单元的结构框图[3]。VCO采用四级延迟单元形式,每一级相位延迟为45°。
宽带PLL是一个经典的三阶二类电荷泵PLL,在满足稳定性限制的前提下,可以利用阶模型进行计算。PLL必须满足一定的限制条件才能成为一个可靠的反馈系统,其中包括稳定性限制和过载限制,即环路增益K必须小于输入参考频率ωi(rad/s)一定的因子,其中K=■・K■・R・■(rad/s)。而这个因子根据不同的输入参考频率ωi,不同的电容比b,不同的零点频率ω■=1/τ■=■又有所不同,因此必须考虑一定的设计余量。
经过降阶简化的三阶二类锁相环的传递函数及阻尼因子、环路带宽的公式如[1]、[2]和[3]所示。
H(s)=N■[1]
ω■=■ [2]
?灼=■・ω■=■■[3]
结合图1,优先保证最关键频点的性能是PLL环路参数设计的基本原则。根据设计需求,这个范围是300 MHz ~ 800 MHz左右。由于该结构的环路特性与环路分频比具有弱相关性,优先考虑最常用分频因子的数值,习惯上该值取为N=■=10。在对抖动性能的考察上,将主要考虑以下几个频点的情况,包括20 MHz,33.3 MHz,50 MHz,66.7 MHz,80 MHz,100 MHz。这个频率范围基本覆盖了从50 MHz到1 GHz的应用。
下面先根据输入参考频率66.7 MHz,环路分频比为10的单点条件计算电路参数值。其中,环路带宽K在考虑稳定性以及高阶极点的影响后选择K/ωi =1/20;考虑边界分频因子会恶化相位裕度,增加20～30%的设计冗余,相位裕度选择PM =60°,该条件下的电荷泵电流选择Icp=175uA,VCO采用四级差分环振结构,对VCO实测的增益为:
K■=2π・2e9 rad・s■・V■[4]
经验数据表明,版图后仿真的输出频率的结果通常要降低一半左右。根据上面这些参数和相位裕度最大法,可以计算所有其它电路参数,该条件下的所有参数见表2。
进一步地,可以根据阻尼因子的表达式[3]计算阻尼因子如式[5]。
?灼=■・ω■=■■≈1 [5]
采用二极管连接方式的PMOS管实现的有源电阻的阻值能够对电荷泵电流变化做出响应,从而实现阻尼因子的稳定,因此可以选用有源电阻的方式实现环路电阻。但是需要注意的是通常所使用的MOS电流一阶分析公式是基于长沟道器件的简化数学模型,而短沟道晶体管受限于速度饱和效应,其特性与长沟器件具有很大的不同。简而言之,速度饱和效应就是指载流子的迁移率达到了饱和,因此通常短沟器件的计算电流值将小于实际值,图6对比了长沟道器件和短沟道器件的电流情况。
因此,在根据电阻求解可变MOS电阻时,考虑短沟道效应,电荷泵的电流值需要适当放大,取Icp=2・175μA=350μA,公式[6]给出了尺寸的计算值。
R≈■=■
■=■≈32[6]
PLL的手工分析是进行PLL设计的基础,通过上述的分析计算可以获得进行PLL设计的初始迭代参数,但精确的参数需要通过仿真模拟过程的反复迭代来获得。
3设计模拟的过程与FineSim工具
与数字IC的设计不同,模拟验证工作是模拟IP设计中最为关键的阶段,同时也是耗时最长的一个环节。
前文所知,该PLL是一款宽带的PLL,具有很大的参考时钟范围和输出时钟范围,并且具有1～32倍的可配置倍频因子,模拟验证时必须考虑不同工艺角、工艺条件、输入激励以及倍频配置的组合情况。图7描述了本款PLL模拟条件的组合,其中T表示仿真温度,P表示器件的工艺角,V表示电源电压,F表示参考时钟频率。状态归并之后,经过统计本文设计的PLL需要在15种输入参考、20种倍频因子、5种工艺条件、4种温度条件、以及3种电源电压条件下进行模拟验证,而一次配置下的瞬态分析往往需要数天的计算,这无疑是极端庞大的工作量,耗时也相当长。
同样地,与数字IC的设计不同,模拟IP设计过程别注重晶体管级电路模型对物理世界的还原程度,因此模拟精度是必须要慎重选择的。高精度的模拟无疑能更加准确的反应电路的物理特性,但同时也会导致计算量过大,模拟时间过长,而模拟精度过低则失去了模拟工作的意义。
对于本文设计的PLL而言,仅一种工作条件下的SPICE模拟就可能耗费数天的时间,较为全面地覆盖PVTF的模拟验证需要完成巨大模拟验证工作量,因此选择一款快速、高效、高精度的仿真工具对于模拟验证工作是十分有必要的。
在众多的高精度的SPICE模拟器中,Magma公司的Finesim工具较为适合本文PLL的设计需求。FineSim能够将传统的SPICE模拟计算过程并行加速,可以在多CPU或者网络计算环境下实现高并行度的高速大规模计算,并可以在确保全SPICE精度。正是因为这种加速能力,本文的PLL设计过程中选择了FineSim工具,实测多机条件下加速比超过3。
表3描述了少部分模拟方案,其中考虑了不同的参考频率,不同分频因子,不同工艺角以及模拟温度,同时进行了带寄生参数的网表的Magma FineSim和HSPICE模拟对比,模拟精度均为1 ps,FineSim精度设置为SPICE3,FineSim基于2(机)×2(CPU)×4(核)的双CPU多机并行环境运行。
这些模拟工作还仅仅是全部工作中的一小部分,实际使用Magma FineSim工具的效果证明,在多种模拟条件下,利用大规模并行计算环境,FineSim的加速比普遍超过了3,从而极大地缩短了模拟周期。图8和图9分别给出了Hspcie和Finesim在某一种模拟条件下计算得到的VC输出曲线和PLL高频时钟输出波形。图10描述两种模拟器获得输出时钟的眼图。
HSPICE和FineSim的输出结果同时证明了PLL电路的功能正确性。对比HSPICE和FineSim的输出波形,对于主要考察的输出时钟波形而言,FineSim与HSPICE的结果实现了较好的吻合,均方根抖动差别较小,而对于VCO的控制电压VC而言,FineSim的输出波形在上电过程中未能与HSPICE完全吻合,这反映了FineSim(SPICE3)模拟精度在一定程度上差别。
图11和图12分别给出了该PLL的版图效果和测试芯片的显微照片,PLL基于0.13μm CMOS Logic工艺实现,芯片面积为150×260μm2。
SPICE模拟验证在模拟IP的设计过程中尤为重要,从PLL的设计过程中可以看出,Magma FineSim工具在基本不损失模拟精度的情况下,实现了很好的模拟加速。
4总结
以PLL为代表的模拟类IP的设计过程中电路
(下转第66页)
模拟工作占据了庞大的工作量,尤其是在模拟激励或工艺角过多的情况下,模拟计算量将呈现爆炸式激增。为了缩短模拟验证的周期,基于大规模并行计算环境的SPICE模拟的并行加速显得尤为重要。本文设计的单电源宽带PLL是一种典型的模拟IP,其模拟验证过程中的计算量十分巨大,需要进行数百种条件下的瞬态分析模拟。在Magma公司FineSim工具的支持下,利用大规模并行计算机群,可以实现有效地模拟加速。
实际设计结果表明,利用Magma FineSim工具能够有效的验证该单电源宽带PLL的功能和性能,在并行计算环境的支持下,实测加速比超过3。
参考文献
[1] Razavi B. Design of analog cmos integrated circuits. Columbus, Ohio: McGraw-Hill Companies, 2002
[2] Xinpeng X,Zhihua W,Dongmei L. A low voltage high precision cmos bandgap reference. Proceedings of 25th Norchip Conference, NORCHIP, November 19, 2007 - November 20, 2007, Aalborg, Denmark, 2007. Inst. of Elec. and Elec. Eng. Computer Society
电源设计需求范文2
【关键词】简易步进直流恒流源 cd40192 LM317
1 系统总体设计
1.1 系统总体设计
本系统包括恒流源电路、供电电源电路、步进加减脉冲电路、加减计数防溢出电路、十进制计数器电路、电阻切换控制电路、数码管显示电路。如图1所示。
1.2 系统基本原理
供电电源电路为系统工作提供电源，步进加减脉冲电路产生计数器步进计数所需要的加、减脉冲，加减计数防溢出电路防止加、减计数溢出，十进制计数器电路用于加减脉冲个数的计数、控制数码管显示电路显示计数值、计数器根据计数值控制电阻切换控制电路切换相应的电阻接入恒流源电路的LM317使恒流源输出相应的电流值。
2 电路设计
2.1 恒流源电路
采用LM317三端稳压器组成的最简单恒流源，由于LM317的out与adj之间的基准电压为1.25V，所以在LM317的out与adj之间接入一只电阻即可构成恒流源，改变此电阻值就可以得到所需要的各种电流值；为保证恒流源输出电流值的准确性，电阻可串联一精密可调电位器，通过精密可调电位器的阻值改变，使恒流源输出准确的电流值，为获得10mA-200mA范围的恒流源，电路中设计了6组电阻串联精密可调电位器电路。恒流源电路如图2所示。
2.2 供电电源电路
采用双电源供电方案，恒流源供电电源由市电降压、整流后经滤波器滤波后直接为恒流源供电；控制电源由市电降压、整流、滤波后再用三端稳压器稳压输出，为整个系统的其它电路的提供工作电源。
2.3 步进加减脉冲电路
采用RS触发器产生加减计数脉冲，每按一次开关即可以分别输出一个正脉冲，供计数器加减计数使用。
2.4 加减计数防溢出电路
为了防止加、减计数的溢出，需设置防止加、减计数溢出的电路。根据本设计需求其基本思路是，一旦计数器输出为00011001，应禁止继续加计数；同样，一旦计数器出现00000000，应禁止继续减计数。用最基础的二极管逻辑电路实现。
2.5 十进制计数器电路
采用两个CD40192级联构成两位十进制计数器实现1-20的计数。低位计数器输出Q0、Q1、Q2、Q3分别提供用于产生10mA、20mA、40mA、80mA电流的电阻电路继电器控制信号及个位数码管的BCD码驱动信号；高位计数器输出Q0、Q1分别提供用于产生100mA、200mA电流的电阻电路继电器控制信号及十位数码管的BCD码驱动信号。
2.6 电阻切换控制电路
根据计数器的计数值控制继电器完成所需恒流源电阻的切换，获得10mA-200mA范围的电流值。根据需要设计了6组继电器完成10mA、20mA、40mA、80mA、100mA、200mA恒流源电阻的切换。
2.7 数码管显示电路
采用三个74LS47数码管译码器驱动百、十、个位数码管，显示恒流源当前电流值。
3 测试结果
4 结语
采用本方案设计的简易步进直流恒流源精度高，运行可靠，结构简单，成本低廉，易于制作，具有较高的实用价值。
参考文献
[1]陈永真.全国大学生电子设计竞赛硬件电路设计精选[M].北京：电子工业出版社，2009.
[2]陈永真.新编全国大学生电子设计竞赛试题精解选[M].北京：电子工业出版社，2009.
作者简介
宋泽清（1968-），男，山东省无棣县人。山东省莱芜职业技术学院高级实验师。现为山东理工大学机械工程学院在读研究生。研究方向为机电控制及自动化。
电源设计需求范文3
关键词：吸收式开关；开关矩阵；隔离度
1概述
开关矩阵中开关模块电路的设计难点是保证驻波比很低的情况下，尽可能的降低插损，实现高隔离度和整体低功耗[1]。随着开关矩阵在通信接收系统的大量普及和发展，应用于开关矩阵系统的核心控制单元开关模块需求越来越大，同时对于开关模块的设计也提出了越来越高的要求[2]。表1给出了国内外常规开关模块指标。本文着重介绍了一款应用于中频4×4开关矩阵的开关模块电路。中频是指频率范围在50MHz~180MHz[3]。实现的技术指标优于国内外常规开关模块，其具有插损小，驻波性能好，低功耗，隔离度优异的特点，十分契合开关矩阵对于核心控制单元开关模块的需求。本设计中的一个突出特点是除了DB9（一种常用数控接头）控制接口，还预留了一个手动控制接口，当上位机控制实效时，可以采用手动控制进行应急处理。优化的版图布局为开关模块的使用和系统安装提供了便利；整个开关模块性能良好，稳定性优异，已达到实用水平[4]。
2设计方案与原理图
本文设计的开关模块是应用于中频4×4矩阵的核心控制部分，由开关部分，电源供电部分，接口部分三大部分组成[5]。本设计的开关模块原理图如1所示。图1所示为开关部分原理图，芯片选型：选择的开关核心芯片采用的是ADI（AnalogDevicesInc）公司的ADG904SP4T开关。ADG904开关芯片的插损1dB以下，隔离度40dB以上，供电电压范围为：1.65V~2.75V，低功耗设计电流在1uA以下。SP4T是指四选一开关。ADI和Hittite在开关芯片技术方面都比较成熟，其中Hittite的HMC344LC3芯片是一款与ADG904类似的芯片，两款芯片基本上都能满足在中频频段（50MHz~180MHz）开关设计开发的性能，但是ADI公司的ADG904是吸收式开关，该芯片的任意一个端口，当不被选通的时候，内部自动添加上一个50ohm的负载，能够吸收不需要的反射波，能够进一步优化驻波比指标。这个功能Hittite的HMC344LC3不具备。同时ADG904的插损比HMC344LC3的插损要更小，隔离度方面两者类似，所以综合来看，ADI公司的ADG904在该设计中更具优势。图2所示为供电部分原理图，电源芯片选用ADI公司的低噪声LDO芯片，LDO是指低压差线性电源。型号为ADP7104，实现对整板的供电。芯片选型，选择ADP7104电源芯片的主要原因是：该芯片输出电源纹波小（小于15uV），效率高，功耗小，电压精度高（±0.8%）带过流过温保护以及反向电流保护，同时芯片封装面积小，节省PCB（印制电路板）板面积。降低成本。图3所示为接口部分原理图，本开关模块设计的一个突出特点是通过DB9接头可以实现上位机对开关的控制，同时在上位机不能正常工作的情况下，通过预留的2×5插针接口，只需要简单的添加跳线帽就可以实现手动控制。附加的手动控制2×5插针接口方便了对开关模块的调试以及提供了上位机控制失效时的应急处理方案。
3PCB布局
本设计的PCB布局图如下所示：从图4和图5的PCB布局图可以看出本设计布局图的特点：保证任意两路射频信号间有接地面进行隔离；射频信号与DC直流信号有接地面或者介质层进行隔离。同时将四路射频输入信号都规划在了整版的左侧，输出射频信号和控制信号都规划在整版的右侧，这样的PCB布局设计可以方便该模块的外部结构件的设计，矩阵系统由于内部涉及模块较多，安装难度很高，该开关模块设计时优化的版图布局为开关模块应用于矩阵系统时的安装提供了便利。
4测试结果
完成电装、调试后，对该开关模块整个进行测试，测试结果如表2所示。RF1，RF2，RF3，RF4分别为四路射频输入端，RFC为开关输出端；RF1-RFC对应表示开关选通RF1到RFC的通路，其他3个通路为断路。该模块是应用于中频4×4矩阵的开关模块，所以对开关模块的插损、隔离度以及端口驻波要求较高，本模块实测结果插损都在0.5dB以下，各端口驻波比都在1.2以下，同时隔离度都在45dB以上，功耗2.5mW（电压2.5V，电流1mA），符合矩阵对于上述指标的需求。
5结论
电源设计需求范文4
【关键词】锁相环;环路滤波器;HMC830LP6GE
1.引言
在设计宽带频率合成器（输出最大频率/输出最小频率>2）时，需要在环路设计时采用有源滤波器，并采用高电压来控制外部压控震荡器;而有源滤波器的使用引进了噪声，降低了电路的性能，高电压的采用使电路设计复杂化。针对这种情况，美国HITTITE公司推出一款分数/整数PLL芯片HMC830LP6GE可简化设计难度。
HMC830LP6GE是一款内部集成宽带压控震荡器（VCO）低功耗高性能的宽带分数/整数PLL芯片，工作频率范围为25MHz～3000MHz，除外部的无源滤波器外，它集成了一个PLL频率合成器的所需所有器件;使用时只需加上电源晶振和环路滤波器，即可构成一个完整且可靠性很高的频率合成器;同时其采用表贴QFN封装，尺寸为5mmX5mm，满足小型化的要求。
2.HMC830LP6GE芯片介绍
图1为HMC830LP6GE芯片电路功能框图，它主要由数字鉴相器、参考分频器、输出分频器、调制器、ΔΣ分数调制器、电荷泵和VCO组成;HMC830LP6GE的最显著的特点是内部集成VCO;VCO是数字可选步进VCO，通过选择VCO中电容库中的电容使得当输出频率满足指标要求的同时，VCO的调谐电压为电路供电电压的一半，因此HMC830LP6GE获得低压控灵敏度，取得极低的相位噪声和宽带频率输出要求。
图1 电路功能框图
主要特性如下：
（a）5.0V和3.3V供电
（b）鉴相频率为DC～100 MHz
（c）电荷泵电流为0.02～2.54mA
（d）VCO频率范围1500 MHz～3000 MHz，集成输出分频器（1/2/4/6../60/62）因此工作频率范围25MHz～3000 MHz
（e）极低的相位噪声-110dBc/Hz
（f）精确的频率分辨力 精度为3Hz
（g）分数/整数工作
3.电路设计
设计频率合成器的基本思路是：首先选择低相噪的晶振PLL芯片，环路滤波器VCO等;其次根据环路输出频率和步进要求，尽可能降低反馈支路的分频比。最后选择合适的环路带宽，获得最佳的相位噪声。
3.1 晶振的选择
为保证频率稳定度和低相噪，采用PTI公司的温补晶振XO3086-50MHz，在全温度范围内稳定度为±1ppm，频率调整范围为±5ppm;且具有极好相噪指标。
3.2 电荷泵电流
HMC830LP6GE电路电荷泵电流为0.02～ 2.54mA，可从寄存器中编程设置;电路文档建议：当电荷泵电流较大时，PLL锁定时短，在设计时采用2.54mA电流，同时因PLL电路工作于分数操作;将补偿电流均设为0.4mA。
3.3 环路滤波器
相位噪声和杂散是衡量频率合成器的两个最重要指标，大的相位噪声会造成时域的抖动，导致采样数据的信噪比恶化;而大的杂散会影响调制信号的频谱纯度，降低接收机的灵敏度，这两者都必须低;否则无法保证通讯质量。因此需要设计性能优良的环路滤波器，其作用是抑制鉴相器输出电压中的载频分量和高频噪声，降低由VCO控制电压不纯引起的寄生输出，HMC830LP6GE电路内部鉴相器的频率高达100MHz，高的鉴相频率一方面可降低相位噪声，另一方面可设计带宽较宽的环路滤波器，从而抑制VCO的噪声和缩短频率锁定时间;环路滤波器可采用HITTITE公司提供的PLL设计软件Hittite PLL Design进行设计;设计时环路滤波器的相位裕度在60o～70o之间。
3.4 电源电路
HMC830LP6GE电路是数模混合电路，内部集成VCO;属于噪声敏感电路，电源线上任何微小干扰，都会影响输出信号的频谱质量，因此电源电路采用低压差线形稳压器（LDO）供电，数字模拟和VCO分别供电，同时在电源管脚上加0.1цF和100pF电容去耦。
3.5 软件编程
HMC830LP6GE通过芯片的数字SPI串口对内部的寄存器进行编程：SCK为时钟，SDI为数据，SEN为写使能;SCK第一个上升沿，SDI为高电平即开始写，SDI先输入6位寄存器地址，再输入24位数据，在每一个时钟上升沿，数据被送入芯片，高位先进。时序如图2所示。
图2 控制信号时序
3.6 设计要点
在频率合成器设计中，相噪和杂散是最重要的指标，若设计时屏蔽滤波接地不当，会造成指标严重下降，因此器件和电路设计选择正确外，必须保证信号在工作中尽量少引入干扰噪声，屏蔽滤波接地为常见抗干扰措施。
参考文献
[1]陈邦嫒.射频通信电路[M].北京：科学出版社，2002.
[2]高吉祥.高频电子线路（第二版）[M].北京：电子工业出版社，2007.
[3]HMC830LP6GE DATA SHEET HITTITE CORPO-RATION 2012.
电源设计需求范文5
【关键词】LTC4007；锂离子电池；大电流充电
1.引言
随着高科技的发展，各种电子产品不断走向低功耗、微型化，以便于人们在生活中随身携带使用。这些产品有一个共同的特点，就是利用电池作为供电电源，比如手机、MP4、便携式测量设备等产品。电池的种类很多，当前广泛使用的是锂离子电池，这种电池与传统的铅酸和镍镉等电池相比，具有比能量高、自放电小、工作电压高、使用寿命长、污染小等优点，但锂离子电池也有自身的缺点，其对充电电流、电压、温度等都有严格要求，稍不小心，就可能导致电池受损、报废。
本文介绍的LTC4007EGN芯片是Linear公司新推出的一款锂离子电池智能充电控制器，其依据锂离子电池特性定制，具备对三节或四节锂离子电池组进行大电流恒流、恒压、定时充电、过热保护等多种功能，实际应用表明，该控制器能对锂电池组进行大电流充电，同时其小型SSOP24封装特别适合应用于集成度高、电路板空间有限的场合。
2.控制器简介
LTC4007封装如图1所示，其具有以下性能特点：
（1）对3节或4节锂离子电池组充电；（2）转换效率高达96%；（3）输出最大电流超过4A；（4）充电电压精度可达±0.8%；（5）内置过热保护功能；（6）具备交流适配器电流限制功能；（7）充电电流输出监测；（8）工作状态标示：充电、C/10充电电流、适配器连接、电池低电压、输入电流限制、故障。
LTC4007是一种恒流/恒压的锂离子电池充电控制器，具有同步、准恒定频率、恒定关断时间的PWM控制结构，在使用陶瓷电容的情况下也不会产生听的见的噪声。利用电流设置电阻可以将充电电流精度控制到±5%，充电电流的大小通过控制器PROG管脚输出的电压监测。
充电电压通过控制器编程管脚可以设置为3节或4节，每节电压可设置为4.2V或4.1V。充电时间通过外部定时电阻设定。当电池电压低于3.9V/节时，控制器可以自动开始充电。
当每节电池电压低于2.5V时，电池电压过低标示警告，利用此标示LTC4007能设计自动涓流起始充电功能，避免损坏电池，当充电时间达1/4总充电时间，电池仍为低电压时停止充电，显示故障标示。
3.工作原理
LTC4007典型应用原理图如图2所示。结合原理图按功能对其工作原理进行介绍。
3.1 电池充电控制
充电时，应先连接待充电电池，然后开启电源进行充电，控制器首先检查电池电压，当电池电压低于2.5V/节时，先进行涓流充电，待电池电压上升到2.5V以上，进入恒流充电阶段，电池电压不断上升，当达到设定电压时，进入恒压充电阶段，直至充电定时时间截止。
充电过程中，控制器通过TGATE、BGATE管脚驱动PMOS管Q1和NMOS管Q2的周期通断来实现电池的充电控制。每个周期过程中，控制器首先驱动开启Q1，关闭Q2，外部电源对电池进行瞬间充电，然后关闭Q1，开启Q2，电池进行瞬间放电。TGATE、BGATE的电平时序图如图3所示。
3.2 电流设定
LTC4007能通过电阻RCL和RSENSE设定适配器的最大输出电流（0.1V/RCL）和最大充电电流（0.1V/RSENSE）。设计常用的参数如表1和表2所示。
从表1和表2可知，图2中适配器的最大输出电流为3A左右，最大充电电流均为3A。
3.3 充电电压设定
LTC4007通过管脚3C4C和CHEM设定充电电压。管脚3C4C设定电池节数，逻辑低时，表示3节；逻辑高时，表示4节。管脚CHEM设定每节电池充电电压，逻辑低时，表示4.1V/节；逻辑高时，表示4.2V/节。管脚接地时表示逻辑低，管脚悬空时表示逻辑高。表3详细描述了不同设定下的充电电压值VFINAL。由此可知，图2中的充电电压设定为16.8V。
3.4 定时时间设定
正常充电时间通过连接在管脚RT端的定时电阻RT设定，范围为1～3小时，误差在±15%以内。定时时长TTIMER用公式表示：
TTIMER=RT/154kΩ（小时） （1）
根据上述公式可知图2中的定时时长为2小时左右。
3.5 过热保护
LTC4007的管脚NTC端外接一个NTC热敏电阻网络，控制器内部不断采样该管脚的电压值，即热敏电阻网络输出的电压值来判断电池温度是否在安全范围内，图2中由器件C7、R9、THERMISTOR热敏电阻组成。当电压值超过设定的安全范围，则充电暂停，当电压值恢复到安全范围后，充电继续。通过在DCIN和NTC管脚间接入一个电阻可以禁止过热保护功能。
3.6 涓流充电
当锂离子电池电量耗尽时，直接对其进行大电流充电容易损坏电池，需先进行小电流充电，即涓流充电，当电池电压达到一定值之后再进行大电流充电。
图2中，LTC4007能自动对电压小于2.5V/节的电池进行涓流充电，充电电流为一般为1C的10%。当监测到电池电压小于2.5V/节时，管脚低电平，Q4关闭，连接在管脚PROG的电阻则增大RPROG=R6+R14，充电电流将减小，为300mA左右；当电池电压高于2.5V/节时，管脚高电平，Q4短接R14，连接在管脚PROG的电阻变小，RPROG=R6，充电电流将增至3A。
4.应用实例
实际应用中需对4节锂离子电池组成的电池组（4.2V/节）进行充电，充电电流大小为4A，充电时间需3小时左右。
根据应用需求，设计中LTC4007管脚3C4C和CHEM悬空，即充电电压为16.8V；电阻RCL取0.025Ω，即适配器输出电流限制在4A左右；电阻RSENSE取0.025Ω，即充电电流限制为4A；电阻RT取499K，即充电时间为3小时左右。
LTC4007控制器通过检测电阻RSENSE两端的电压来控制恒流充电，因此，此处电压检测的准确性将影响到控制器能否正常进行充电。PCB设计中，在RSENSE两端需采用Kelvin连接方式，如图4所示。RSENSE接至控制器管脚CSP和BAT端，其CSP和BAT需差分走线，且走线长度尽量短。
在LTC4007的PCB设计中，除上述Kelvin连接外还需注意一下几个方面的问题。
（1）设计大电流充电时，需考虑线宽和相关芯片的散热，尤其是MOS开关管；
（2）电源输入端电容尽量接近INFET管和地端，且这部分需位于电路板同一面；充电输出端电容尽量接近电阻RSENSE；
（3）充电回路尽量短，且相关器件需位于电路板同一面；
（4）电路模拟地和信号地需分开，最后通过0Ω电阻短接，相关元器件接地端需就近接地，同时敷地铜以改善EMI性能。
充电电路板对锂离子电池组充电的试验测试数据如表4所示。锂离子电池组初始电压为15.2V。
5.结束语
单节锂离子电池小电流充电控制器种类繁多，但多节锂离子电池组大电流充电的智能控制器较少，Linear公司推出的LTC4007智能充电控制器具有封装小，能根据设计需求设定充电电压、充电电流，同时具备限流、定时、过热保护的功能，其提供的各种状态标示接口，能满足扩展设计的需求。在实际应用中，以LTC4007控制器为核心设计的充电器能对4节锂电池组成的电池组进行4A大电流，各项指标均达到设计需求。
参考文献
[1]LTC4007 Datasheet[Z].Linear Technology，2006.06.
[2]周志敏，周纪海，纪爱华.充电器电路设计与应用[M].北京：人民邮电出版社，2005.
电源设计需求范文6
调试前的准备
在建筑的消防系统建设完工后开始进行系统的调试工作。在调试前，相关设备的生产厂家派遣调试人员协助安装单位的调试工作，施工人员向调试人员提交竣工图、设计图、设计变更记录、隐蔽工程验收记录、检验记录、竣工报告等资料。按设计标准检查设备的规格、型号、安装质量等，对于安装施工中出现的问题，与有关单位协商解决，确保所有的安装衔接工作已到位，相关安装工程符合设计标准，然后方可开始消防系统的调试工作。
单机调试
消防系统涉及的内容多，应根据调试计划对相关设备进行单机调试，如：消防系统中的喷淋灭火系统的单机调试内容主要有：消防引入管上的电动阀门调试、消火栓的调试、消防泵的调试、报警阀组的调试、多功能水泵调试、信号阀调试等。又如：消防系统中的报警系统单机调试内容主要有：探测器、报警器、消防控制设备的调试，按照说明书的要求进行通电测试，正常后进行系统调试。
不同的设备采用不同的调试方案，有不同的调试需求。如：对于电动阀门、信号阀门来说，先进行手动进行开启、关闭调试，确保开启、关闭的灵活，然后再对其电源线路、信号回路等进行复核，按照信号响应情况依次进行模拟动作试验和真实动作试验。对于报警系统来说，应先给系统通电，按照国家标准和行业准则检查报警装置的自检、消音、复位、故障报警、火灾优先报警、报警记录、电源的自动切换等功能，给备用电源充放电按此，检查主用电源与备用电源能否迅速自动切换，在系统功能检查完后，运用专门的检测仪器对各个探测器进行逐个的调试。如：对已安装好的感烟探测器进行烟感测试，将棒线香点燃置于烟杆下面的固定座下，把拉杆伸杆安装到烟杆上，然后根据感烟探测器的高度调节拉杆的长度，装好烟嘴，使得烟嘴正对感烟探测器的进烟口，接通电源后使得烟扩散到感烟探测器进烟口周围，若探测器的确认灯亮，则表示其正常。所有的消防设备正常运行后方可进行联动调试。
联动调试
在单机调试完后，对所有有问题的线路、设备等问题处理完毕后，方能进行联动调试。在单个设备运行正常后对消防分系统进行联动调试，最后再进行消防系统的联动调试。一般来说，消防系统的联动调试包括消火栓系统、喷淋系统、防排烟系统、防火卷帘门系统、消防应急广播级声光报警系统、电梯、非消防电源切断、门禁系统等的调试。下面简单介绍几点：
在消火栓分系统的联动调试上，打开消防管道上的通水阀门，分别测试消火栓的用水量和水枪的冲水柱高度，检查消防卷盘阀门是否能灵活开启、关闭，水压是否满足需求。对于报警阀的性能调试上，先打开系统的试水装置，若湿式报警器能及时动作，并经延时器延时5-90s后，水力警铃能发出准确的报警信号，而水流指示器输出报警电信号，压力继电器接通电路报警，启动消防水泵。
在消防水泵与电气系统的联动调试上，电机的检测内容又额定电流、启动电流、运行电流、过载保护继电器电流、机体温度、轴承升温等；水泵的检测内容主要有进出口压力、工作扬程、流量值等。
喷淋系统的联动调试上，湿式报警阀的警铃要能及时报警，逐层在喷淋管网的末端进行试水，检测每层水流指示器报警、湿式报警压力来管动作、喷淋泵是否正常启动，当喷淋泵启动时，检测水泵的压力是否达到设计要求，要求管网最不利处的压力应达到0.005MPa，调试结束后关闭湿式报警阀处的试水阀。
防排烟系统的联动测试上，若有报警装置或手动报警按钮，则启动正压送风机和排烟风机，并关闭某些部位的额空调送风，并在消防控制中心显示报警点的地址编码以及正压送风口、排烟口等的运行状态，关闭正压送风机和排烟风机前的防火阀，正压送风机和排烟风机停止运行，而消防控制中心显示关闭的防火阀地址编码，显示正压送风机、排烟风机的运行状态。
在其他联动调试上，当出现火灾报警时，启动本层以及上层的所有警铃、广播。当电梯前的有报警时，强制电梯立即迫降到首层，并在消防控制中心显示报警点的地址编码和电梯迫降的反馈信号。有报警信号时，切断非消防电源，并在消防控制中心显示报警点的地址编码以及非消防电源的动作状态。当防火卷帘旁的报警点报警时，防火卷帘动作应在消防控制中心有显示，测试应急照明灯系统、照度、工作时间等是否满足设计需求。
消防水泵、喷淋泵、防烟机等消防设备除了接受报警器的报警信号并自动启停外，还能独立控制启停。通过消防控制中心的手动控制盘上的按钮控制消防水泵、喷淋泵等重要设备的启停，这些设备的运行信息会显示到消防控制中心的主机屏幕上，分析其是否正常。当所有的消防系统调试运行工作完成后，进行120h的试运行，若没有任何问题，则可撰写调试报告，并报请有关单位进行检测。
结语
