前言：中文期刊网精心挑选了电路设计方法范文供你参考和学习，希望我们的参考范文能激发你的文章创作灵感，欢迎阅读。
电路设计方法范文1
之前在进行电路设计的时候，主要就是靠人工将一些电子元件通过导线然后连接起来，对于一些比较简单的电路，这样的方法还是可行的，但是现在的电路设计越来越复杂，在进行人工连接电路的时候就显得无从下手。所以人们才开始采用印制电路板的方式来进行电路的连接，传统的手工方式制作的话，工作量是比较的大，而且制作的周期也比较的长，往往很小的电路板也需要很长的时间才能够经过很多人制作出来，而且在后期如果要进行修改的话也比较的麻烦。随着计算机技术的应用，就能够很好的去解决这些问题。在通过计算机进行辅助电路设计的时候，往往之前需要很多人才能完成的工作，现在也只需要一个人就可以完成，而且在进行电路设计的时候，时间的周期也缩短了很多。
一、计算机辅助电路设计的一些优点
在采用计算机辅助电路设计的时候，主要就是利用了计算机模拟代替了之前的通过搭接来对电路进行试验的方法，这样的话在电路的设计阶段，就可以减少很多去验证电路的工作量，使得在进行电路设计的过程当中，进程会比之间快了很多。现在很多的专业软件上面都有很多的参数数据库和图形数据库，在设计当中需要用到的电子元件基本上这些数据库当中都能够提供，如果有些电子元件在数据库当中没有的话，那么也可以在设计之间先设计好这样一个电子元件的模型放入到相应的数据库当中，在设计当中如果需要的话那么也就可以很方便的直接拿出来用。同时在进行印刷电路板设计的时候，也可以采用相应的印刷电路板设计的专业软件，而这些专业的软件是可以进行自动布线布局以及后期处理的作用。而在进行图纸的绘制时，也可以采用相应的软件来进行制版。这样的话对于电路设计的周期就可以缩短很多，而且成本的费用也可以节约不少。
二、计算机辅助电路设计的具体方法
（一）设计电路图。在设计一个电路，要想使得它能够去完成一定的作用和功能，就应该先要设计好一个比较完整是电路原理图。在使用计算机复制电路设计的时候，采用计算机技术来设计电路的原理图是非常方便的，而且在设计的过程当中对于一些不合理需要修改的地方进行修改的时候也非常的方便，同时在设计好了电路的原理图之后，在通过相关的专业软件进行自动的布线布局，对于最后制作成线路板的版图也非常的方便。首先就是要在计算机当中打开进行原理图设计的专业软件，在打开了专业的设计软件之后就应该要新建一个文件，然后还要加载一些原理图设计的数据库。如果在这些电子元件库当中没有设计所需要的电子元件，那么就需要使用电子元件的生产软件，制作出相应的电子元件，然后就可以按照之前的电路设计的构思，调用数据库当中的电子元件来进行电路原理图的设计。在设计的当中，对于那些有电气性能连接的电子元件，就应该要用线把这些电子元件的管脚连上，而对于设计当中的总线电路，则可以才有一个总线来进行连接，这样的话就减少在设计当中连接的线条比较多的麻烦。但是如果需要在总线的两端分出很多的线条，那么就需要对这些线条进行相应的标注。而有些的线路上如果是有节点的话，那么就必须要把这些节点连接起来，不然的话计算机系统就会认为这些线路是没有连接在一起的。
在原理图的设计完成了之后，就应该要建立相应的网络表。在原理图和印制线路版图的之间，是需要靠网络表来进行连接的，要想将原理图最终变成相应的线路板版图就需要通过网络表来完成。首先要打开印制线路版图的相关软件，然后加载成功相应的数据库。在禁止布线层当中画好相应的印制线路版图的基本外形，然后就对自动布线的设置进行相应的调整，使得印制线路版图能够很好的达到设计的相关要求。在通过相应的网络表，通过自动布局的命令来摆好那些相应的组件，还应该要通过自动布线的命令来进行布线，这个过程是需要一定的时间才能够完成的。在完成了上述过程之后，在通过人工来对电路图当中一些不合理的地方进行调整，是电路图的设计能够合理。在全部完成电路设计之后，就可以生产电路板。
（二）设计电路板的版图。现在很多电路板厂在生产电路板的时候，基本上都是根据用户自己设计的印制线路版图来进行生产的。如果是那些已经成型了的电路板，还想要多生产一块或者是很多块的话，就可以直接利用计算机来进行辅助的设计，在生成了印制线路版图之后在进行电路板的生产。针对一些线路比较简单的电路，可以采用刻度尺度量的方法来将印制线路版图输入到计算机当中，首先要在线路当中的某一角设置一个原点，然后其他的点则是可以用这点来进行参照，然后来用刻度尺进行度量。针对一些线路比较复杂，电子元件比较多的电路，如果还是采用刻度尺来进行度量输入的话，那么就需要很多的时间，而且精确度也不是很高。这种情况下，就可以采用扫描仪将印制线路版图输入到计算机当中。通过这种方法，就可以省去很多的麻烦，而且还可以减少一些差错，所以采用扫描仪将印制线路版图输入到计算机当中，在提高电路质量的同时还可以提高工作的效率。
三、结束语
在社会的科学技术不断发展的时候，计算机辅助电路设计的方法也在不断的发展和更新，所以电路的设计者也应该要不断的学习新的技术和知识，使自己可以得到相应的提高，才能够更好的满足科学技术的发展需要。
参考文献：
[1]叶勇盛.计算机辅助电路设计教学方法研究与实践[J].职业教育研究，2010，03：90-91.
[2]侯云涛.APFC电路的计算辅助设计与仿真研究[D].西北大学，2003.
[3]张尚韬.计算机辅助电路分析程序设计（CAA）[J].福建信息技术教育，2008，01：25-28.
电路设计方法范文2
关键词：最简化；约束条件；组合逻辑电路设计；编码器；奎恩-麦克拉斯基法
中图分类号：TN710 文献标识码：B
文章编号：1004-373X(2008)06-006-02
A New Method about Combinational Circuit Synthesis
ZUOQuansheng
(Changzhou Institute of Technology，Changzhou，213002，China)
Abstract：Minimization is an important step in both ASIC design and in PLD-based design.It is highly desirable to find the simplest implementation that is the one with the smallest number of gates or wires.A large number of constraint terms are dealt with in both ASIC design and in PLD-based design，but the terms whose value is 1 or 0 is limited. A new method about combinational-circuit synthesis is proposed.This method can′t deal with these constraint terms.It can only deal with those terms whose value is 1 or 0.So the steps of synthesis is simplied.It is specialized utilized in those combinational circuit synthesis which has a large number of constraint terms.Two actual examples are proposed to give evidence that according to this method we can minimize the steps of synthesis.
Keywords：minimization；constraint condition；combinational circuit synthesis；encoder；Quine-McClusky algorithm
组合逻辑电路设计的最简化无论在ASIC设计和PLD设计中都很重要。因为组合逻辑电路中多余的门和输入端需要ASIC芯片的更多面积，因而也增加了他的成本；PLD的门电路是固定的，组合逻辑电路中有多余的门和输入端就需要容量更大、速度更慢、价格更高的PLD。因为用一般的逻辑表达式实现的组合逻辑电路的规模随输入变量的数目增加而成指数级增加，所以直接用一般的逻辑表达式实现逻辑电路是不经济的。现在组合逻辑电路设计有很多种方法，但这些方法对那些有大量约束项的组合逻辑电路设计不是最好的。工程上常见的组合逻辑电路常有很多输入变量，对多输入变量的组合逻辑电路设计，文献\[1\]和文献\[2\]介绍的公式法和卡诺图法都不适用。这些组合逻辑电路常有很多约束条件，使用文献\[1\]介绍的奎恩-麦克拉斯基法步骤很多。例如3位二进制(8线-3线)编码器有8个输入变量I7I6I5I4I3I2I1I0，3个输出变量Y2Y1Y0。8个输入变量I7I6I5I4I3I2I1I0е挥8种允许的组合，即00000001，00000010，00000100，00001000，00010000，00100000，01000000，10000000。另外248种组合是不允许出现的约束项。任何一个输出变量实际上只有4种组合为1，4种组合为0。又如并行比较型模/数变换器ADC0881芯片中有255个时钟锁存器(可用C255C254…C2C1П硎)。这255个变量的组合数量是很大的，但他的编码器的输出是8位二进制数(用D7D6D5D4D3D2D1D0П硎)，也就是说这255个变量只有256种组合是允许出现的，其他大量的组合是不允许出现的约束项。编码器的每位输出变量实际上只有128种组合为1，128种组合为0。传统的公式法和卡诺图法等组合逻辑电路设计方法主要是通过对为1的组合和约束项进行处理，对为0的组合基本不处理。对于多输入变量的组合逻辑电路设计而言，大量的约束项大大地增加了设计的复杂度。通过研究发现：利用这些有限的1和0就能设计组合逻辑电路，很多约束条件在设计时可以不用处理，这就可以大大简化逻辑电路的分析和设计。
1 新方法的基本思想
引理1 比较输出变量为1的组合与某个输出变量为0的组合，找出其中不同的变量及其组合，例如输出变量为1的组合有q=q1q2…Qt，而某个输出变量为0的组合没有q=q1q2…Qt，则q=q1q2…Qt是该输出变量为1的组合的一个因子。
因为q=q1q2…Qt在输出变量为1的组合中出现，在某个输出变量为0的组合没有出现，但不知道在其他输出变量为0的组合会不会出现，所以q=q1q2…Qt可以表示这个输出变量的一部分，但不能表示这个输出变量的全部。
引理2 设Q=Q1Q2…QT是输出变量为1的组合出现，而所有输出变量为0的组合均不出现，则该输出变量为1的组合可以用Q=Q1Q2…QT表示。
因为Q=Q1Q2…QT在所有输出变量为0的组合均不出现，这说明含Q=Q1Q2…QT的所有项要么是1，要么是约束项，因而该输出变量为1的组合可以用Q=Q1Q2…QT表示。
引理3 输出变量为1的某个组合的所有因子的与可以表示该输出变量为1的组合。
与逻辑表示只有在决定事物结果的全部条件具备时，结果才发生的因果关系。输出变量为1的某个组合的所有因子的与表示输出变量为1的这个组合出现、所有输出变量为0的组合均不出现，因而可以表示输出变量为1的这个组合。
引理4 一个输出变量所有为1的组合的或可以表示该输出变量。
2 新方法举例
例1：研究3位二进制(8线-3线)编码器，他的8个输入变量I7I6I5I4I3I2I1I0允许8种组合，发现每种组合只有一个变量为1，其余变量为零；2个或2个以上的变量为1的组合都是不允许出现的。输出变量Y2Y1Y0У拿恳晃欢加4个组合为1、4个组合为0，其他都是约束项(见表1)。
Y2的第5种组合为1，这种组合有而他为0的第1种组合没有的因子是I4，I0，I0I4；这种组合有而他为0的第2种组合没有的因子是I4，I1，I1I4；这种组合有而他为0的第3种组合没有的因子是I4，I2，I2I4；这种组合有而他为0的第4种组合没有的因子是I4，I3，I3I4；输出变量为1的这个组合所有因子的与是I4，I0I1I2I3。取其最简单的表达式，即Y2的第5种组合可以表示为I4。同理可得：Y2的第6种组合可以表示为I5；Y2的第7种组合可以表示为I6；Y2的第8种组合可以表示为I7。最后可得：Y2=I4+I5+I6+I7；
同理可得：Y0=I1+I3+I5+I7；Y1=I2+I3+I6+I7。
例2：3位二进制数码输出的并行比较型模/数变换器的代码转换如表2所示：
D2的第5种组合为1，这种组合有而他为0的第1种组合没有的因子是C4，C3，C2，C1；这种组合有而他为0的第2种组合没有的因子是C4，C3，C2；这种组合有而他为0的第3种组合没有的因子是C4，C3；这种组合有而他为0的第4种组合没有的因子是C4。
D2的这种种组合为1的所有因子的与的最简单表达式是C4，即D2的第5种组合可以表示为C4；同理，D2的第6种组合为1的所有因子的与的最简单表达式是C4，C5，即D2的第6种组合可以表示为C4或C5；D2的第7种组合为1的所有因子的与的最简单表达式是C4，C5，C6，即D2的第7种组合可以表示为C4或C5，C6；D2的第8种组合为1的所有因子的与的最简单的表达式是C4，C5，C6，C7，即D2的第8种组合可以表示为C4或C5，C6，C7。最后得D2的最简表达式是：D2=C4。
D1的第3种组合为1，这种组合有而他为0的第1种组合没有的因子是C2，C1；这种组合有而他为0的第2种组合没有的因子是C2；这种组合有而他为0的第5种组合没有的因子是C4，C3；这种组合有而他为0的第6种组合没有的因子是C5，C4，C3。
D1的这种种组合为1的所有因子的与的最简单的表达式是C2C4或C2C3；同理，D1的第4种组合为1的所有因子的与的最简单的表达式是C1C4或C2C4；D1的第7种组合为1的所有因子的与的最简单的表达式是C6；D1的第8种组合为1的所有因子的与的最简单的表达式是C6或C7。
最后可得D1的最简表达式是：C6+C2C4。D0的第2种组合为1，这种组合有而他为0的第1种组合没有的因子是C1；这种组合有而他为0的第3种组合没有的因子是C2；这种组合有而他为0的第5种组合没有的因子是C4，C3，C2；这种组合有而他为0的第7种组合没有的因子是C6，C5，C4，C3，C2。D0的这种种组合为1的所有因子的与的最简单的表达式是C1C2。同理，D0的第4种组合为1的所有因子的与的最简单的表达式是C3C4；D0的第6种组合为1的所有因子的与的最简单的表达式是C5C6；D0的第8种组合为1的所有因子的与的最简单的表达式是C7。最后可得D0的最简表达式是：C7+C5C6+C3C4+C1C2。
3 结 语
类似的例子可以举很多，通过上述例子分析可知，利用本文介绍的方法，这些约束条件许多可以不加处理，这可以大大简化逻辑电路的分析和设计。
参考文献
[1]Brian H，Clive W.Digital Logic Design\[M\].北京：人民邮电出版社，2006.
[2]阎石.数字电子技术基础\[M\].北京：高等教育出版社，2005.
电路设计方法范文3
关键词：二进制计数器；同步；异步；加法；减法；触发器
二进制计数器是各种计数器的基础，职高学生在设计二进制电路时总是望而生畏，往往无从着手。为了帮学生完成此类设计摆脱畏难情绪，我们把二进制计数器电路设计进行归纳，以触发器翻转的特点和波形图的转换过程为切入口，将复杂的电路设计进行简单直观化，使学生轻松地掌握了知识。经过多年教学实践，效果良好，现介绍如下。
一、理论要点
统计输入脉冲个数的功能称为计数，能实现计数操作的电路称为计数器。计数器在数字电路中有着广泛应用，除用于计数，还可用于分频、定时、测量等电路。计数器种类很多，按计数的进制不同，可分为二进制计数器、十进制计数器以及N进制计数器。按触发器的翻转先后次序分类，可以把计数器分为同步计数器和异步计数器。同步计数器中的同步是指当时钟脉冲输入时各触发器的翻转是同时发生的，而异步计数器中异步是指当时钟脉冲输入时各触发器的翻转有先有后之分。
二、加法电路
加法电路设计中，有同步和异步两种设计情况。下面，从例题着手，就设计同步二进制和异步二进制的设计方法进行展开讨论。例如：设计一个三位二进制加法计数器电路。
（1）分析。先看如下波形图（二进制加法的波形图），假设初态是从000开始的，经过8个CP后又回到了初态000，所以上述画的波形图就是三位二进制加法计数器的时序图。有了这个图，下面我们将讨论如何用电路图来实现，也就是用触发器来实现。
（2）设计成异步的方式。异步电路结构相对简单，而且学生容易掌握理解。异步方式，是说各触发器的触发不是同一时刻的，有先后次序。我们把三个触发器各自触发条件罗列出来，不难发现Q0的变化为（8个CP）每来一个CP翻转一次，从图中看它是CP的下降沿（上升沿也可），故可写出Q0的状态方程： Qn+1=n0 CP
再看Q1的值变化：Q1的翻转是在Q0的下降沿后，也就是Q1也是一个计数型触发器即T’触发器。当Q0的下降沿到来后，Q1即发生翻转，否则就保持，所以Q1的状态方程可以看成：Q1n+1=n1 Qn 0
接着看Q2的值变化：从图上看，Q2的翻转发生在Q1的下降沿后，而其他时刻均为保持，Q2触发器也为计数型触发器，所以Q2的状态方程可以写成：Q2n+1=n2 Qn 1
综上所述，三个触发器均为计数型触发器，所以可以用T’ 触发器来实现，而一般我们用的触发器均是JK、D有时也是T触发器。所以，我们要掌握的首先就是触发器类型的转换，把JK、D、T转成T’触发器，画出的电路图如下。
因为JK触发器的特性方程为： Qn+1=Jn+Qn，只要J=K=1时，Qn+1=n； D触发器的特性方程为：Qn+1=D，只要D=n； T触发器的特性方程为：Qn+1=Tn+Qn，当T=1时，Qn+1=n
当每个触发器具有计数功能后，接下来解决如何进行连线的问题。对职高学生来说，只能一步一步来分析。本人推行的方法原则是简略容易理解。从题意上知，要设计异步三位二进制计数器，需要三个计数型触发器，先摆放三个触发器具置，以刚才TTL为例，位置如下：
然后，确定触发器之间的连线。根据刚才条件可知，如果是加法，那高位触发器翻转的触发条件是当低位的输出原态产生下降沿时。所以，对于JK触发器，应是FF0的Q0给Q1的CP，依次类推，T触发器也同样，而D触发器本身是上升沿触发，故FF1、FF2连接时，要获得低位输出的下降沿，就要把低位端给高位的CP输入端，即n0 、n1 . 它们等效于 Qn0 、Qn1 ，连线如右（T触发器类同JK触发器）。
若采用CMOS类型触发器，则电路图如下：（JK触发器和T触发器）
（3）设计成同步的工作方式。同样，我们画出波形图如下。
我们知道，同步的工作方式是指所有的触发器的触发时刻由同一个CP控制，指CP的上升沿或者CP的下降沿。所以，这就给电路的设计带来一定的难度，电路的结构要比异步工作方式难得多了。下面，我们来逐步考察。先看Q0波形变化，它能实现二分频，来个CP翻转一次，即：Qn+10=n0 CP （CP）。再来看Q1，先是四分频，与Q0同一时刻要触发，Q1的变化：0011001100，它的变化是保持或翻转。我们不难发现，当Q0为0时，来CP，Q1保持；而当Q0=1时，来CP ，Q1翻转。这样具有保持翻转功能的触发器，我们可以设定为T触发器（T触发器的逻辑功能为T=0时保持，T=1时翻转）。所以，只要Q1触发器改成T触发器，即T1=Q0，可以得出Q1触发器的状态方程为：Q1n+1=Q0n？茌Q1n CP
再来看一次Q2触发器输出状态的变化。Q2前面四个CP连续为0，第四个CP后翻转，接下来一直为1，到第八个CP才翻转。从图中二处翻转处可看到，一样是CP的下降沿，为什么会出现翻转？再看Q0Q1，发现在二个翻转处Q0Q1都同时为0，而其余的则Q0或Q1有一个为0。所以，可以把Q2也看做T触发器，要么保持，要么翻转，当T2=1时即翻转，这个T2的输入信号可以从Q0Q1处得到，即T2=Q0Q1，当Q0和Q1同时为1时，T2=1，即Q2翻转。因此，Q2的状态方程可以写成：Q2n+1=T2？茌 Q2n=Q0nQ1n？茌Q2n CP
有了这个状态方程和输入方程，我们发现：如果要设计同步二进制计数器，则要把各触发器转换成T触发器，同样有JK和D触发器，如果本身是T触发器那最简单了。我们把JK转换成T触发器其实很简单，可以让J=K=T，转换图如右。
从上面的分析，即可得到如下的电路图。
若采用T触发器，则更简单，这里不画了。
从以上分析可以得出结论：对于同步二进制加法计数器，只要把每个触发器转换成T触发器，最低位的除外，然后每一个高位的输入端与低位输入端相与，最低位输入为1。
上面，我们讨论了二进制加法计数器电路的设计。下面，我们再分析一下减法电路的设计方法。
三、减法电路
减法电路设计中，同样有同步和异步两种情况。我们也从例题着手，分别就同步二进制和异步二进制的设计方法展开讨论。
例如：设计一个三位二进制减法电路。
（1）根据波形图用异步方式进行设计。我们先来看一下减法电路的波形图。
从上面的波形图，我们可以看出，Q0的翻转是在CP的下降沿（也可上升沿）Q0实现CP的二分频，而Q1的翻转是在Q0的上升沿时刻，同样看Q2，Q2的翻转也是在Q1的上升沿。所以，我们不难发现，每个触发器都工作在计数状态，这与上面的异步二进制加法计数器是一样的。唯一不同的是触发条件不一样，减法高位翻转的条件是低位输出的上升沿，写出状态方程如下：
Q0n+1=n0 CP Q1n+1=n1 Qn0
Q2n+1=n2 Qn1
所以，同样把每个触发器设计成T’触发器，上面已转换过，这里就不叙述了。下面，我们看如何连接。同样，也放好三个触发器的位置，由于JK在这里本是下降沿触发，所以要转换成上升沿触发，那么只要把低位的端给高位的CP输入端，即n0 、n1 ，它们等效于Q0n、Q1n，所以连线如下。
如果JK触发器本身是上升沿触发，那么连接时只要把低位Q端给高位的CP输入端即可，电路图如下。
假设是用D触发器做，则电路图又不一样。把每个D触发器转换成T’触发器，放好位置，接下来进行连接，同样这三个触发器本是上升沿触发，那么直接低位的输出给高位的即可，不用进行电平之间的转换，电路图如下。
（2）考察波形图用同步方式设计。
从波形图上可以看出，Q0的翻转是一个CP翻转一次，可以是CP的上升沿或者下降沿，而Q1的翻转却是当Q0=0时，否则Q1保持原来的状态。所以，可知，Q1触发器同样也可设置成T’触发器T1=Q0n（因为T触发器为1时翻转） ，Q0n=0时，即n0=1。再来看Q2的翻转条件，从上面的波形图中可以看出，当Q0n与Q1n即二个低位都为0时，则Q2产生翻转，不然当CP脉冲来时，Q2仍保持原来的状态。所以Q2也设计成T’触发器，当Q0n、Q1n都为0时，Q2翻转，则此时T2一定为1，所以T2=n0n1。我们得出结论，即高位触发器翻转的条件为：所有低位反态输出状态之与给高位触发器的信号输入端。而此结论恰恰与加法相反。电路图如右。
总结：异步加法电路：低位输出的下降沿作为高位触发器的触发条件；异步减法电路：低位输出的上升沿作为高位触发器的翻转条件；同步加法电路：所有低位输出原态之与作为高位的输入信号；同步减法电路：所有低位输出反态之与作为高位的输入信号。因此，一般异步每个触发器转换为T’触发器，若是同步，除低位外，每个触发器一般转换成T触发器。以上总结，让同学们作为一种常识先记住，再进行反复练习，效果很好。这样，可以进一步强化对知识的理解，提高学生实际能力。
电路设计方法范文4
关键词：电子电路；单元电路；设计方法
1 前言
在我国，电子技术是随着我国的改革开放发展起来的，虽然起步晚，但是当今的发展也在世界发展水平之列。经过几十年的发展，电子技术从电路的设计和应用的领域都发生了翻天覆地的改变，应用范围越来越广，对于我国的电子电路的工程师和设计人员来说，合理的设计出一个符合要求的完整的电路图是非常重要的。
2 电子技术和单元电路的概念
所谓的电子技术，就是在我们解决实际的电路问题时，电路工程师根据电子学的原理，将电子的某种特性设计在一个实际的电子器件上的一门新兴的技术。电子技术主要分为电子信息技术和电子电路技术两大类。在电子信息技术中，从前只有电子模拟技术，但是最近几年又新发展出一门数字电子技术，后者处理电路的能力更强，因此，成为现今社会电子技术的主流。在电子电路中，组成电子电路系统的一个主要部分就是我们要分析的单元电路。单元电路很复杂，对电子工程师要求的技术严格，为了将电子电路设计的水平不断的进行提高，我们电子工程师就要对单元电路进行设计的研究，通过这些来增加单元电路的经验。
3 单元电路的设计步骤和方法
3.1 单元电路的设计步骤
在传统的电路设计时，一般的步骤有三步。单元电路在设计上也一样，都是明确设计任务、计算单元电路的参数以及画出最后的单元电路图。
在单元电路设计前，一定要明确设计的目的和任务。主要考虑的是设计出的单元电路的性能，在单元电路设计时，我们要将电压、电阻、电流设计为最佳的状态，以使设计出的单元电路的性能达到最好，当然，在设计时，还要考虑到设计出的电路体积要小，成本要低，结构要简单，方便使用和维护、
在计算单元电路参数时，我们一定要运用我们电子工程师的专业知识，将设计的参数计算准确，保证设计出的单元电路功能达到预期的目标。举例说明，当我们在设计单元电路中的放大器电路时，我们一定要计算准确电阻值及其放大的倍率，这样才能保证放大器电路正常的工作。在参数计算时，我们要计算不止一次，将计算的结果进行比较，在误差范围内才能使用。
在单元电路设计参数计算出来后，接下来就是画单元电路图。画出完整的单元电路图主要是让我们能总体的了解单元电路和整机电路间的相互联系和转换。在画单元电路图时，要确保所画的电路图简单、明了、准确。尽可能的将电路图画在一张图纸上，这样方便电子工程师检查其中的问题和错误，单元电路的主要部分要在图纸上标明，有必要的还要画出主要部件的详细电路图。
3.2 单元电子电路的设计方法
前面详细的讲解到单元电路的设计步骤，这都是为单元电路的设计方法做准备，一个单元电子电路正常运行与否，根本还要看单元电路的设计是否合理，因此单元电子电路的设计方法尤为重要。下面主要讲三种实际生产中常用的设计方法。
第一种就是线性的集成运放组成的稳压电源的设计方法，在稳流网络，稳压电源中的电压变压器只有通过输入电压才能借助滤波网络进入最后的稳压网络中去，因此，在电子工程师设计电路时，要将电流的短路保护考虑在内，防止负载的电流超过额定电流，对电路产生损害，一般的稳压电路都是串联式，因此在设计时，要将负载区的纹波系数降低，保证电路的稳压效果，带动负载一定不能选用直流电，防止出现短路。
第二种就是单元电路的级联设计方法。在将各个分单元的电路设计好后，就要设计他们之间的级联图了，一些涉及的是模拟电路的联系，一些是数字电路的联系，更多的是两者结合的综合电路，这些电路总体是要提高电路的放大倍数和提高其负载能力，因此，我们设计时要综合考虑对电路进行匹配设计。在耦合信号的设计中，要考虑不同耦合种类的相互影响，对电路进行最优设计。对于电路中的时序配合，要总体的先对系统进行分析，确定电路系统的时序，在按照最简原则进行设计。
第三种就是对电路中的放大器的设计。放大器在电路中的作用主要是放大电路中的单元倍数，加强电路中某个模块的功能。放大器要考虑的因素主要是电源的单、双供电，电源的最优电流，最佳输入和输出电压等，在放大器设计中，一定要处理好各个参数的关系，在设计中要避免出现两级以上的放大级别，减少出现的消振问题。
4 结语
现在的电路中的单元电路种类很多，因此在设计方法上会有很多版本，随着科学技术的不断发展，集成电路逐渐成为电子市场的新宠，并且已经形成集成电路的新兴器件，这对电路的单元电路设计要求提出了更加严格的要求。这就需要我们电子工程师在电路的设计上要积极地积累设计经验，参考国外的先进技术，将我国的电子设计推向一个新的台阶。
[参考文献]
[1]徐雷.关于电子技术单元电路的级联问题[J].电子制作，2013，（9）：17-19.
电路设计方法范文5
关键词：共发射极放大电路；实验测试
1 引 言
由于电子器件性能的分散性比较大，因此在设计和制作晶体管放大电路时，离不开测量和调试技术。在设计前应测量所用元器件的参数，为电路设计提供必要的依据，在完成设计和装配以后，还必须测量和调试放大器的静态工作点和各项性能指标。一个优质放大器，必定是理论设计与实验调整相结合的产物。因此，除了学习放大器的理论知识和设计方法外，还必须掌握必要的测量和调试技术。
2 电路结构及理论分析
图1为分压式共发射极单管放大电路结构图。它的偏置电路采用RB1和RB2组成的分压电路，并在发射极中接有电阻RE，以稳定放大器的静态工作点。当在放大器的输入端加入输入信号ui后，在放大器的输出端便可得到一个与ui相位相反，幅值被放大了的输出信号u0，从而实现了电压放大。
图1 共发射极单管放大器实验电路
（a） 饱和失真 （b）截止失真
图2 静态工作点对uO波形失真的影响
当流过偏置电阻RB1和RB2 的电流远大于晶体管T 的基极电流IB时（一般5～10倍），则它的静态工作点可用下面公式（1）至（3）估算：
（1）
（2）
UCE=UCC-IC（RC+RE） （3）
3静态工作点的调试
放大器静态工作点的调试是指对管子集电极电流IC（或UCE）的调整与测试。静态工作点是否合适，对放大器的性能和输出波形都有很大影响。如工作点偏高，放大器在加入交流信号以后易产生饱和失真，此时uO的负半周将被削底，如图2（a）所示；如工作点偏低则易产生截止失真，即uO的正半周被缩顶（一般截止失真不如饱和失真明显），如图2（b）所示。这些情况都不符合不失真放大的要求。所以在选定工作点以后还必须进行动态调试，即在放大器的输入端加入一定的输入电压ui，检查输出电压uO的大小和波形是否满足要求。如不满足，则应调节静态工作点的位置。
改变电路参数UCC、RC、RB（RB1、RB2）都会引起静态工作点的变化。但通常多采用调节偏置电阻RB2的方法来改变静态工作点，如减小RB2，则可使静态工作点提高等。当RB2=64.200kΩ时，静态工作点是合适的。
4 放大器静态工作点的测量
各电子仪器可按实验电路要求方式连接，为防止干扰，各仪器的公共端必须连在一起，同时信号源、交流毫伏表和示波器的引线应采用专用电缆线或屏蔽线，如使用屏蔽线，则屏蔽线的外包金属网应接在公共接地端上。
测量放大器的静态工作点，应在输入信号ui=0的情况下进行， 即将放大器输入端与地端短接，然后选用量程合适的直流毫安表和直流电压表，分别测量晶体管的集电极电流IC以及各电极对地的电位UB、UC和UE。一般实验中，为了避免断开集电极，所以采用测量电压UE或UC，然后算出IC的方法，例如，只要测出UE，即可用公式（5）算出IC，同时也能算出UBE=UB-UE，UCE=UC-UE。为了减小误差，提高测量精度，应选用内阻较高的直流电压表。在RB2=64.200kΩ时，测出放大电路的静态工作点如表1所示。
（5）
表1 测量值及静态工作点
5总 结
本文对分压式共发射极单管放大电路的原理及静态工作点的重要性进行了详细分析，并对静态工作的实验调试和测试过程进行阐述，同时测出了合适的静态工作点。为放大电路的进一步分析和设计打下基础。
参考文献
[1] 徐秀妮，解贵锋.基于Protel DXP的模拟电路的仿真分析[J]，科技信息，2010.
[2] 王兆安，黄俊.电力电子技术（第4版）[M]，机械工业出版社，2000.
[3] 肖志红.电工电子技术[M]，主编 ，机械工业出版社，2013.
[4] 秦曾煌.电工学[M]，高等教育出版社，2010.
电路设计方法范文6
文章编号：1671-489X（2014）18-0094-03
集成电路测试是集成电路产业不可或缺的一个重要环节，其贯穿了集成电路设计、生产与应用的整个过程。集成电路测试技术的发展相对滞后于其他环节，这在一定程度上制约了集成电路产业的发展。集成电路测试产业不但对测试设备依赖严重，对测试技术人员的理论基础和实践能力也有着较高要求。为应对上述挑战，加强电子类学生的就业竞争力，就要求学生在掌握集成电路工艺、设计基础知识的同时，还需具备集成电路测试与可测性设计的相关知识[1-2]。
目前，国内本科阶段开设集成电路测试与可测性设计课程的高校较少，学过的学生也多数反映比较抽象，不知如何学以致用。究其原因，主要是教学环节存在诸多问题[3]。为了提高该课程教学质量，本文对该课程教学内容、方法进行了初步的探索研究，以期激发学生的学习主动性，加深对该课程的理解和掌握。
1 理论教学结合实际应用
在理论教学中结合实际应用，有助于学生明确学习目的，提升学习兴趣。因此，讲授测试重要性时可以结合生活中的应用实例来展开。如目前汽车中的ABS电路如果不通过测试，将会造成人员和汽车的损伤；远程导弹中的制导电路不通过测试，将无法精确命中目标；制造业中的数控机床控制电路，交通信号灯的转向时间显示电路，家电产品中的MP3、MP4解码电路等，均需进行测试等。通过这些介绍，可以使学生了解测试的重要性，从而能更加主动地去掌握所学知识。
2 合理安排教学内容
针对集成电路测试与可测性设计的重要性，电子类专业在本科生三年级时开设集成电路测试与可测性设计课程。该课程的教材采用以中文教材《VLSI测试方法学和可测性设计》（雷绍允著）为主、以英文原版教材《数字系统测试与可测性设计》（Miron Abramovici著）为辅的形式，结合国外高校的授课内容和可测性设计在工业界的应用，对课程内容进行设计。课程定为48学时，课程内容大致分为集成电路测试、可测性设计和上机实验三个部分。
集成电路测试 这部分内容安排20个学时，主要讲解集成电路的常用测试设备、测试方法、集成电路的失效种类、常用的故障模型以及故障检测的方法。组合逻辑电路测试着重讲解测试图形生成方法，主流EDA软件核心算法，包括布尔差分法、D算法、PODEM以及FAN算法等。时序电路测试讲解时序电路的测试模型和方法，介绍时序电路的初始化、功能测试以及测试向量推导方法。
集成电路可测性设计 这部分内容安排16个学时，主要讲解集成电路专用可测性设计方法如电路分块、插入测试点、伪穷举、伪随机等一些较为成熟的可测性设计方法。同时讲解工业界较为流行的可测性设计结构。
上机实验 这部分内容安排12学时。目前主流测试与可测性设计EDA软件Synopsys属于商业软件，收费较高，难以在高校普及使用。为此，本课程选取开源软件ATALANTA和FSIM并基于ISCAS85标准电路，进行故障测试图形生成实验。此外，通过在实验手册中编排基于Quartus软件的电路可测性结构设计等内容，将实验和理论讲解有机结合。
3 培养学生举一反三的能力
创设问题情境，启发学生自主利用已学知识，积极思考、探索。如在讲授组合逻辑故障测试向量生成时，以较为简单的组合逻辑为例，对图1提出以下问题[4]。
1）为了能够反映在电路内部节点所存在的故障，必须对故障节点设置正常逻辑值的非量，这个步骤称为故障激活。对应于图1，如何激活故障G s-a-1？
2）为了能够将故障效应G传播到输出I，则沿着故障传播路径的所有门必须被选通，也就是敏化传播路径上的门。对应图1，如何传播故障G s-a-1？
3）根据激活和敏化故障的要求，如何设置对应的原始输入端的信号值？
通过提问思考和共同探讨，问题得以解决，学生印象深刻，对后续理解各种测试向量生成算法奠定基础。
4 实例讲解
集成电路测试与可测性设计是一门理论化较强的课程，学生在学习过程中可能会产生“学以何用”的疑问。为消除这些疑问，加强学生学习兴趣，明确学习目的，需要授课教师在课程讲解过程中穿插一些测试实例。为此，本课程以科研项目中所涉及的部分测试实例为样本，结合学生的掌握和接受能力加以简化，作为课堂讲解实例。
下面以某个整机系统中所涉及的一款数字编码器为例，进行功能和引脚规模的简化，最终形成图2所示的简化编码器原理图。针对该原理图和具体工作原理，讲解该编码器的基本测试方法和过程。
图2所示编码器有四个地址输入引脚（A0～A3），一个电源引脚VDD（5 V），一个时钟输入引脚CLK，一个输出引脚DOUT和一个接地引脚GND。在地址端（A0～A3）输入一组编码，经过编码器编码，在DOUT端串行输出。编码的规律如图3所示，编码输出顺序（先左后右）：A0编码A1编码A2编码A3编码同步位。
该测试实例主要围绕功能测试来进行具体讲解。功能测试通过真值表（测试图形）来验证编码器功能是否正确。编码器输入引脚可接三种状态：高电平（1）、低电平（0）和悬空（f）。本实例只列举三组真值表来对该编码器进行测试，即输入引脚分别为1010、0101、ffff。真值表中的每一行代表一个时钟周期（T）。H（高电平）和L（低电平）代表编码器正确编码时DOUT引脚的输出电平。针对1010的输入，参照图3编码规律和表1编码顺序，DOUT输出按A0 A1 A2 A3（1010）顺序实现编码，具体真值表如图4所示。
图4中Repeat n（n为自然数）代表重复验证该行n个时钟。该测试图形通过测试系统的开发环境编译器编译成测试机控制码，发送给测试系统控制器。测试系统发出被测电路所需的各种输入信号并捕获被测电路的输出引脚DOUT信号。当实际测试采样DOUT引脚所得信号与测试图形中的期望输出完全相符时，表示被测电路功能正确，测试通过。反之，则提示有错，编码器功能失效。同样，当输入分别为0101和ffff时，测试图形如图5、图6所示。
实际数字集成电路测试的过程远比上述过程复杂，本例中所讲解的功能测试是一种不完全测试，测试的故障覆盖率和测试效果有待商榷。然而，无论多复杂的功能测试，其主要测试原理基本类似。通过这样的测试实例讲解，能够让学生了解测试图形的功能，熟悉数字电路测试的大体过程和基本原理，加深对理论知识的理解。
5 重视与相关学科的交叉衔接
作为电子类的专业课，本课程横跨计算机软件技术、电路设计技术、数学、物理等多个领域。有鉴于此，在教学中应尽可能地体现集成电路测试与可测性设计与其他课程的关系，在教学中为后续课程打下基础。
