前言：中文期刊网精心挑选了集成电路设计规则范文供你参考和学习，希望我们的参考范文能激发你的文章创作灵感，欢迎阅读。
集成电路设计规则范文1
关键词：IP技术 模拟集成电路 流程
中图分类号：TP3 文献标识码：A 文章编号：1674-098X（2013）03（b）-00-02
1 模拟集成电路设计的意义
当前以信息技术为代表的高新技术突飞猛进。以信息产业发展水平为主要特征的综合国力竞争日趋激烈，集成电路（IC，Integrated circuit）作为当今信息时代的核心技术产品，其在国民经济建设、国防建设以及人类日常生活的重要性已经不言
而喻。
集成电路技术的发展经历了若干发展阶段。20世纪50年代末发展起来的属小规模集成电路（SSI），集成度仅100个元件；60年展的是中规模集成电路（MSI），集成度为1000个元件；70年代又发展了大规模集成电路，集成度大于1000个元件；70年代末进一步发展了超大规模集成电路（LSI），集成度在105个元件；80年代更进一步发展了特大规模集成电路，集成度比VLSI又提高了一个数量级，达到106个元件以上。这些飞跃主要集中在数字领域。
（1）自然界信号的处理：自然界的产生的信号，至少在宏观上是模拟量。高品质麦克风接收乐队声音时输出电压幅值从几微伏变化到几百微伏。视频照相机中的光电池的电流低达每毫秒几个电子。地震仪传感器产生的输出电压的范围从地球微小振动时的几微伏到强烈地震时的几百毫伏。由于所有这些信号都必须在数字领域进行多方面的处理，所以我们看到，每个这样的系统都要包含一个模一数转换器（AD，C）。
（2）数字通信：由于不同系统产生的二进制数据往往要传输很长的距离。一个高速的二进制数据流在通过一个很长的电缆后，信号会衰减和失真，为了改善通信质量，系统可以输入多电平信号，而不是二进制信号。现代通信系统中广泛采用多电平信号，这样，在发射器中需要数一模转换器（DAC）把组合的二进制数据转换为多电平信号，而在接收器中需要使用模一数转换器（ADC）以确定所传输的电平。
（3）磁盘驱动电子学计算机硬盘中的数据采用磁性原理以二进制形式存储。然而，当数据被磁头读取并转换为电信号时，为了进一步的处理，信号需要被放大、滤波和数字化。
（4）无线接收器：射频接收器的天线接收到的信号，其幅度只有几微伏，而中心频率达到几GHz。此外，信号伴随很大的干扰，因此接收器在放大低电平信号时必须具有极小噪声、工作在高频并能抑制大的有害分量。这些都对模拟设计有很大的挑战性。
（5）传感器：机械的、电的和光学的传感器在我们的生活中起着重要的作用。例如，视频照相机装有一个光敏二极管阵列，以将像点转换为电流；超声系统使用声音传感器产生一个与超声波形幅度成一定比例的电压。放大、滤波和A/D转换在这些应用中都是基本的功能。
（6）微处理器和存储器：大量模拟电路设计专家参与了现代的微处理器和存储器的设计。许多涉及到大规模芯片内部或不同芯片之间的数据和时钟的分布和时序的问题要求将高速信号作为模拟波形处理。而且芯片上信号间和电源间互连中的非理想性以及封装寄生参数要求对模拟电路设计有一个完整的理解。半导体存储器广泛使用的高速/读出放大器0也不可避免地要涉及到许多模拟技术。因此人们经常说高速数字电路设计实际上是模拟电路的
设计。
2 模拟集成电路设计流程概念
在集成电路工艺发展和市场需求的推动下，系统芯片SOC和IP技术越来越成为IC业界广泛关注的焦点。随着集成技术的不断发展和集成度的迅速提高，集成电路芯片的设计工作越来越复杂，因而急需在设计方法和设计工具这两方面有一个大的变革，这就是人们经常谈论的设计革命。各种计算机辅助工具及设计方法学的诞生正是为了适应这样的要求。
一方面，面市时间的压力和新的工艺技术的发展允许更高的集成度，使得设计向更高的抽象层次发展，只有这样才能解决设计复杂度越来越高的问题。数字集成电路的发展证明了这一点：它很快的从基于单元的设计发展到基于模块、IP和IP复用的
设计。
另一方面，工艺尺寸的缩短使得设计向相反的方向发展：由于物理效应对电路的影响越来越大，这就要求在设计中考虑更低层次的细节问题。器件数目的增多、信号完整性、电子迁移和功耗分析等问题的出现使得设计日益复杂。
3 模拟集成电路设计流程
3.1 模拟集成电路设计系统环境
集成电路的设计由于必须通过计算机辅助完成整个过程，所以对软件和硬件配置都有较高的要求。
（1）模拟集成电路设计EDA工具种类及其举例
设计资料库―Cadence Design Framework11
电路编辑软件―Text editor/Schematic editor
电路模拟软件―Spectre，HSPICE，Nanosim
版图编辑软件―Cadence virtuoso，Laker
物理验证软件―Diva，Dracula，Calibre，Hercules
（2）系统环境
工作站环境；Unix-Based作业系统；由于EDA软件的运行和数据的保存需要稳定的计算机环境，所以集成电路的设计通常采用Unix-Based的作业系统，如图1所示的工作站系统。现在的集成电路设计都是团队协作完成的，甚至工程师们在不同的地点进行远程协作设计。EDA软件、工作站系统的资源合理配置和数据库的有效管理将是集成电路设计得以完成的重要保障。
3.2 模拟集成电路设计流程概述
根据处理信号类型的不同，集成电路一般可以分为数字电路、模拟电路和数模混合集成电路，它们的设计方法和设计流程是不同的，在这部分和以后的章节中我们将着重讲述模拟集成电路的设计方法和流程。模拟集成电路设计是一种创造性的过程，它通过电路来实现设计目标，与电路分析刚好相反。电路的分析是一个由电路作为起点去发现其特性的过程。电路的综合或者设计则是从一套期望的性能参数开始去寻找一个令人满意的电路，对于一个设计问题，解决方案可能不是唯一的，这样就给予了设计者去创造的机会。
模拟集成电路设计包括若干个阶段，设计模拟集成电路一般的过程。
（l）系统规格定义；（2）电路设计；（3）电路模拟；（4）版图实现；（5）物理验证；（6）参数提取后仿真；（7）可靠性分析；（8）芯片制造；（9）测试。
除了制造阶段外，设计师应对其余各阶段负责。设计流程从一个设计构思开始，明确设计要求和进行综合设计。为了确认设计的正确性，设计师要应用模拟方法评估电路的性能。
这时可能要根据模拟结果对电路作进一步改进，反复进行综合和模拟。一旦电路性能的模拟结果能满足设计要求就进行另一个主要设计工作―电路的几何描述（版图设计）。版图完成并经过物理验证后需要将布局、布线形成的寄生效应考虑进去再次进行计算机模拟。如果模拟结果也满足设计要求就可以进行制造了。
3.3 模拟集成电路设计流程分述
（1）系统规格定义
这个阶段系统工程师把整个系统和其子系统看成是一个个只有输入输出关系的/黑盒子，不仅要对其中每一个进行功能定义，而且还要提出时序、功耗、面积、信噪比等性能参数的范围要求。
（2）电路设计
根据设计要求，首先要选择合适的工艺制程；然后合理的构架系统，例如并行的还是串行的，差分的还是单端的；依照架构来决定元件的组合，例如，电流镜类型还是补偿类型；根据交、直流参数决定晶体管工作偏置点和晶体管大小；依环境估计负载形态和负载值。由于模拟集成电路的复杂性和变化的多样性，目前还没有EDA厂商能够提供完全解决模拟集成电路设计自动化的工具，此环节基本上通过手工计算来完成的。
（3）电路模拟
设计工程师必须确认设计是正确的，为此要基于晶体管模型，借助EDA工具进行电路性能的评估，分析。在这个阶段要依据电路仿真结果来修改晶体管参数；依制程参数的变异来确定电路工作的区间和限制；验证环境因素的变化对电路性能的影响；最后还要通过仿真结果指导下一步的版图实现，例如，版图对称性要求，电源线的宽度。
（4）版图实现
电路的设计及模拟决定电路的组成及相关参数，但并不能直接送往晶圆代工厂进行制作。设计工程师需提供集成电路的物理几何描述称为版图。这个环节就是要把设计的电路转换为图形描述格式。模拟集成电路通常是以全定制方法进行手工的版图设计。在设计过程中需要考虑设计规则、匹配性、噪声、串扰、寄生效应、防门锁等对电路性能和可制造性的影响。虽然现在出现了许多高级的全定制辅助设计方法，仍然无法保证手工设计对版图布局和各种效应的考虑全面性。
（5）物理验证
版图的设计是否满足晶圆代工厂的制造可靠性需求？从电路转换到版图是否引入了新的错误？物理验证阶段将通过设计规则检查（DRC，Design Rule Cheek）和版图网表与电路原理图的比对（VLS，Layout Versus schematic）解决上述的两类验证问题。几何规则检查用于保证版图在工艺上的可实现性。它以给定的设计规则为标准，对最小线宽、最小图形间距、孔尺寸、栅和源漏区的最小交叠面积等工艺限制进行检查。版图网表与电路原理图的比对用来保证版图的设计与其电路设计的匹配。VLS工具从版图中提取包含电气连接属性和尺寸大小的电路网表，然后与原理图得到的网表进行比较，检查两者是否一致。
参考文献
集成电路设计规则范文2
关键词：集成电路版图CAD；实践教学；课程实验；课程设计
Research on practice teaching mode of computer aided design of IC layout course
Shi Min， Zhang Zhenjuan， Huang Jing， Zhu Youhua， Zhang Wei
Nantong University， Nantong， 226019， China
Abstract： In this paper， the practice teaching mode of Computer Aided Design of IC layout course is discussed. According to one trunk line and two related course experiments mode， the experiment contents and methods were designed and implemented. Meanwhile， other efforts including emphasis of extracurricular scientific competition and reform of course practicum， were adopted to pay attention to the cultivation of comprehensive ability for students. The practice teaching mode proved that better teaching effect have been obtained.
Key words： Computer Aided Design of IC layout； practice teaching mode； course experiments； practicum
目前，高速发展的集成电路产业使IC设计人才炙手可热，而集成电路版图CAD技术是IC设计人才必须具备的重要技能之一。集成电路版图CAD课程是我校电子科学与技术专业和集成电路设计与集成系统专业重要的专业主干课，开设在大三第二学期，并列入我校第一批重点课程建设项目。本课程的实践教学是教学活动的重要组成部分，它是对理论教学的验证、补充和拓展，具有较强的直观性和操作性，旨在培养学生的实践动手能力、组织管理能力、创新能力和服务社会能力。结合几年来的教学实践，笔者从本课程实验、课程设计、课外科技竞赛等实践环节的设计工具、教学内容设计、教学方法和教学手段、师资队伍建设以及考核管理等方面进行总结。探讨本课程实践教学模式可加强学生应用理论知识解决实际问题的能力，提升就业竞争力，对他们成为IC设计人才具有十分重要的意义。
1 版图设计工具
集成电路CAD技术贯穿于集成电路整个产业链（设计、制造、封装和测试），集成电路版图设计环节同样离不开CAD工具支持。目前业内主流版图设计工具有Cadence公司的Virtuoso，Mentor Graphics公司的IC Flow，Springsoft公司的Laker_L3，Tanner Research公司的L_Edit和北京华大九天公司的Aether等。这些版图设计工具的使用流程大同小异，但在自动化程度、验证规模、验证速度等方面有所差异，在售价方面，国外版图设计工具贵得惊人，不过近年来这些公司相继推出大学销售计划，降低了版图设计工具的价格。高校选择哪种版图设计工具进行教学，则视条件而定。我校电子信息学院有2个省级实验教学示范中心和1个省部共建实验室，利用这些经费，我们购买了部分业内一流的EDA工具进行教学和科研。目前，我校版图设计工具有北京华大九天公司的Aether和Springsoft公司的Laker_L3。
2 两种相辅相成的实验教学模式
我校集成电路版图CAD课程共48学时（理论讲授24学时、实验24学时），实验环节是本课程教学的重要部分，在有限的实验教学时间内既要完成教学内容，又要培养学生创新能力，需要对实验教学模式进行改革和创新。本课程实验教学的目的与要求：与理论教学相衔接，熟练使用版图设计工具，学会基本元器件、基本数字门电路、基本模拟单元的版图设计，为本课程后续的课程设计环节做准备。紧紧围绕“一个规则（版图几何设计规则）、两个流程（版图编辑流程和验证流程）、四个问题”这条主线设计实验内容[1，2]。要解决的4个问题分别是：（1）版图设计前需要做哪些准备工作？（2）如何理解一个元器件（晶体管、电阻、电容、电感）的版图含义[3，4]？（3）如何修改版图中的几何设计规则检查错误？（4）如何修改版图和电路图一致性错误？表1为本课程实验内容、对应学时及对应知识点。笔者设计了两种相辅相成的实验教学模式：系统化实验教学模式和实例化实验教学模式。系统化实验教学从有系统的、完整的角度出发设计了实验教学内容，如设计实验3（数字基本门电路版图阅读）时，安排了5学时，采用3种版图阅读方式：读现有版图库中的单元电路版图、显微镜下读版图和读已解剖的芯片版图照片。针对同一内容，采用不同形式，彼此类比，加深印象，既有实物，又有动手操作，增强了直观性和感性认识。又如设计实验5（模拟单元MOS差分对管版图设计）时，安排了5学时，从器件匹配的重要性入手，给出MOS差分对管的电路图，讲解具体器件的形状、方向、连接对匹配的影响，特别是工艺过程引入器件的失配和误差，对MOS差分对管的3种版图分布形式（管子方向不对称形式、垂直对称水平栅极形式、垂直对称垂直栅极形式）进行逐一分析，指出支路电流大小对金属线的宽度要求，对较大尺寸的对管，采用“同心布局”结构。实例化实验教学先提出目标实例，围绕该实例，设计具体步骤，教师先示范，学生再模仿，如设计实验7（集成无源器件版图设计）时，由于集成电阻、电容和电感种类很多，不能面面俱到，要求只对多晶硅电阻、平板多晶硅电容和金属多匝螺旋形电感等常用元件进行版图分析和设计。课堂实验的内容和课时是有限的，为此我们设置了课外实验项目，感兴趣的学生选取一些实验项目自己完成，指导教师定期检查。学院开放了EDA实验中心（2007年该中心被遴选为省级实验教学示范中心建设点，2009年12月通过省级验收），学生对本课程很感兴趣，课外使用EDA实验室进行自主实验相当踊跃。通过上述的实验教学方法，特别是课外实验项目的训练，学生分析问题、解决问题的能力和科研素养得到了提高。
表1 课程实验内容、对应学时及对应知识点
表1（续）
4 基于0.6μmCMOS工艺的数字门电路版图设计 5 理解上华华润0.6 μm硅栅CMOS几何设计规则；学会CMOS反相器、传输门、与非、或非等基本门电路版图设计；DRC检查。
5 基于0.6 μmCMOS工艺的MOS差分对管版图设计 4 MOS差分对管版图设计，包括匹配原则、同心布局等，DRC检查。
6 版图电路图一致性检查 3 掌握LVS流程、LVS错误修改。
7 集成无源器件版图设计 3 多晶硅电阻、平板多晶硅电容和金属多匝螺旋形电感等常用元件版图设计。
3 改革课程设计环节
课程设计是本课程培养学生工程应用能力的综合性实践教学环节，时间2周，集中指导，提前1个月发给学生任务书和指导书，每个班配备2名指导教师，注重过程控制。笔者在教学内容、考核等方面进行了改革和创新：在教学内容设计上，给出了必做题和选做题，在选做题中要求每位学生完成数字电路版图1题和模拟电路版图1题，具体题目由抽签决定，做到1人1题，避免学生抄袭。考核成绩由课程设计成果（占50%）、小论文（占30%）、答辩（占20%）三方面综合给出。以往的课程设计报告改为撰写科技小论文，包括中英文题目、中英文摘要及关键词、引言、电路原理与分析、版图设计过程、分析与讨论、结束语和参考文献，让学生学习如何撰写科技论文。精选优质小论文放在本课程网上学习资料库里，供学生相互传阅和学习。课程设计答辩具体要求参照毕业设计（论文）答辩要求，包括准备PPT讲稿、讲解5分钟、指导教师点评等过程，每位学生至少需要10分钟时间。学生对课程设计答辩反映相当好，锻炼了语言组织和口头表达能力，而且相互间可以直接交流和学习。我们还挑选课程设计成绩优秀的学生参加校内集成电路版图设计大赛。虽然课程设计的改革和实践需要教师付出很多精力和时间，但我们无怨无悔，学生的认可和进步是我们最大的收获。
4 精心指导学生参加课外科技竞赛
目前我校学生参加的集成电路版图设计竞赛有校级版图设计大赛以及行业协会和企业组织的版图设计竞赛等。由校教务处主办，电子信息学院承办的南通大学版图设计大赛是校级三大电子设计竞赛之一，每年8月底举行，邀请集成电路设计公司一线设计人员和半导体协会专业人士担任评委，增加了竞赛的专业性和公正性，目前已经举办了6届，反响不错。从校级版图设计大赛获奖者中挑选一部分学生参加行业协会和企业组织的版图设计竞赛，如苏州半导体协会主办的集成电路版图设计技能竞赛、北京华大九天公司主办的“华大九天杯”集成电路设计大赛，其中“华大九天杯”集成电路设计大赛将挑选优秀获奖学生参加华润上华的免费流片，学生经历从电路设计、版图设计及验证、流片到测试各个环节，提高了综合训练能力。
5 加强师资队伍建设
要提高课程实践环节的教学质量，关键是指导教师要思想素质好，专业理论知识强，科研水平高，因此我们着力建立一支年龄结构、职称合理的实践教学队伍。目前很多年轻教师是从校园走向校园，毕业后直接上岗指导学习实践，缺少工程实践经历和经验。为了提高教师自身的业务水平，加强对年轻教师的培养，近十年来，我院每年暑假举行集成电路CAD技术实践培训班，由经验丰富的教学、科研一线教师主讲；不定期地邀请一流IC设计公司一线设计人员来院开设讲座；同时挑选年轻骨干教师到一流IC设计公司学习和实践，时间至少半年以上；现已聘请IC设计公司一线设计人员6人为兼职教师，指导课程设计和毕业设计。集成电路CAD技术日新月异，课程实践环节师资队伍建设必须与时俱进。
6 结束语
我校电子科学与技术专业、集成电路设计与集成系统专业2012年被评为省重点建设专业，也是江苏省首批培养卓越工程师的专业。集成电路版图设计是这两个专业卓越工程师培养计划的重要内容之一，总结和探讨集成电路版图CAD课程实践教学意义重大，今后我们要继续推进该课程实践环节的建设与改革，不断探索，为我国集成电路设计人才的培养而努力奋斗。
参考文献
[1] 施敏，孙玲，景为平.浅谈“集成电路版图CAD”课程建设[J].中国集成电路，2007（12）：59-62.
[2] 施敏，徐晨.基于九天EDA系统的集成电路版图设计[J].南通工学院学报：自然科学版，2004，3（4）：101-103.
集成电路设计规则范文3
半导体生产技术的每一次重要进化都会给集成电路设计者带来一系列越来越艰难的挑战。多年以来，结构设计面临的最大挑战都是围绕于基础领域和电性需求。但随着越来越精密的设计和生产技术让半导体公司能够在更小的面积上实现更大、更复杂、更快的电路，集成电路设计者开始发现，设计后期阶段对电路性能的决定作用越来越大。结构设计的决定因素如容性耦合和信号集成在前几代技术中一般都是次要考虑因素，而如今它们开始在主流设计中对性能起到主要影响作用。从而使布线后寄生元件提取的详细分析成为主流时序确认流程的必要工作。
向更高级纳米技术的过渡同样采用了类似的模式，不过复杂度更高：在65纳米级以上大多可被忽略的生产因素影响，对于65纳米及以下级别会变得越来越突出。在这样高级的几何尺寸下，平坦化化学机械抛光(CMP)可能会磨损比周围绝缘电阻材料较为柔软的铜线顶部。结果铜线厚度和响应时间即便是在同一个裸片上也会有极大不同。过去生产工程师会通过金属填充和切缝切削等方式设法减轻CMP的影响，然而在更高的纳米几何尺寸下，这些调整措施会因为对耦合效应影响的加大而严重影响电路性能。
同样，在这种几何尺寸下需要的更强的解析度增强法(RET)提高了电路性能的生产影响。即使是在当今的主流几何尺寸下，芯片结构也小于硅光刻使用的193纳米光波源，这就需要光学邻近矫正法(OPC)和相移光罩(PSM)来补偿因次波长衍射导致的失真。生产商一般只要将这些技术应用于180纳米设计的两个层面，而65纳米设计的所有层面都需要矫正――算起来大概有35个要使用新兴的工艺技术。至于CMP，生产商可以将这些矫正手段用于上一代的设计品而无需担心影响性能。而对于更高的纳米级别设计，在整个设计过程中需要仔细考虑系列RET矫正的影响。采用了新的技术，工程师可以研究光刻在版图设计方面的影响，在制作光罩之前交互摸索不同的RET方法。使用加密晶片处理数据的工艺模型文件进行光刻影响的详细模拟，在不危及机密生产资料安全的情况下，提供光刻结果的精确预测。通过这种手段，设计团队可以制造出无光刻影响的版图，降低光刻相关的重新投片风险。
如今设计师需要采用与用于时序收敛相同的方法处理生产影响，在每个模块设计周期的早期预测其影响。可制造性设计(DFM)和良率导向设计(DFY)策略应该贯穿于整个设计流程，包括综合、布局、布线、布线优化和完成阶段。相反地，补偿CMP和光刻影响的设计改良也应该对设计意图有更清晰的把握，例如发现一些关键途径以降低因信号集成和时序问题而出现新缺陷的可能性。
设计和生产之间的互相影响趋势越来越明显，这进一步反映了半导体公司和晶圆厂之间的天然关系。晶圆厂如今在必须规则的基础上增加了可选规则，这可以帮助半导体生产商充分发挥新工艺技术的潜力。对设计师来说，通过采用推荐的规则带来可能的良率提升，以平衡传统目标成为挑战所在。因为每个晶圆厂和工艺都有不同的整套规则，在生产约束越来越多的情况下，精确预测电路性能的需求使得这样的挑战更加复杂。
集成电路设计规则范文4
第一章政策目标
第一条通过政策引导，鼓励资金、人才等资源投向软件产业和集成电路产业，进一步促进我国信息产业快速发展，力争到2010年使我国软件产业研究开发和生产能力达到或接近国际先进水平。
第二条鼓励国内企业充分利用国际、国内两种资源，努力开拓两个市场。经过5到10年的努力，国产软件产品能够满足国内市场大部分需求，并有大量出口；国产集成电路产品能够满足国内市场大部分需求，并有一定数量的出口，同时进一步缩小与发达国家在开发和生产技术上的差距。
第二章投融资政策
第三条多方筹措资金，加大对软件产业的投入。
（一）建立软件产业风险投资机制，鼓励对软件产业的风险投资。由国家扶持，成立风险投资公司，设立风险投资基金。初期国家可安排部分种子资金，同时通过社会定向募股和吸收国内外风险投资基金等方式筹措资金。风险投资公司按风险投资的运作规律，以企业化方式运作和管理，其持有的软件企业股份在该软件企业上市交易的当日即或进入市场流通，但风险投资公司为该软件企业发起人的，按有关法律规定办理。
（二）“十五”计划中适当安排一部分预算内基本建设资金，用于软件产业和集成电路产业的基础设施建设和产业化项目。在高等院校、科研院所等科研力量集中的地区，建立若干个由国家扶持的软件园区。国家计委、财政部、科技部、信息产业部在安排年度计划时，应从其掌握的科技发展资金中各拿出一部分，用于支持基础软件开发，或作为软件产业的孵化开办资金。
第四条为软件企业在国内外上市融资创造条件。
（一）尽快开辟证券市场创业板。软件企业不分所有制性质，凡符合证券市场创业板上市条件的，应优先予以安排。
（二）对具有良好市场前景及人才优势的软件企业，在资产评估中无形资产占净资产的比例可由投资方自行商定。
（三）支持软件企业到境外上市融资。经审核符合境外上市资格的软件企业，均可允许到境外申请上市筹资。
第三章税收政策
第五条国家鼓励在我国境内开发生产软件产品。对增值税一般纳税人销售其自行开发生产的软件产品，2010年前按17％的法定税率征收增值税，对实际税负超过3％的部分即征即退，由企业用于研究开发软件产品和扩大再生产。
第六条在我国境内设立的软件企业可享受企业所得税优惠政策。新创业软件企业经认定后，自获利年度起，享受企业所得税“两免三减半”的优惠政策。
第七条对国家规划布局内的重点软件企业，当年未享受免税优惠的减按10％的税率征收企业所得税。国家规划布局内的重点软件企业名单由国家计委、信息产业部、外经贸部和国家税务总局共同确定。
第八条对软件企业进口所需的自用设备，以及按照合同随设备进口的技术（含软件）及配套件、备件，除列入《外商投资项目不予免税的进口商品目录》和《国内投资项目不予免税的进口商品目录》的商品外，均可免征关税和进口环节增值税。
第九条软件企业人员薪酬和培训费用可按实际发生额在企业所得税税前列支。
第四章产业技术政策
第十条支持开发重大共性软件和基础软件。国家科技经费重点支持具有基础性、战略性、前瞻性和重大关键共性软件技术的研究与开发，主要包括操作系统、大型数据库管理系统、网络平台、开发平台、信息安全、嵌入式系统、大型应用软件系统等基础软件和共性软件。属于国家支持的上述软件研究开发项目，应以企业为主，产学研结合，通过公开招标方式，择优选定项目承担者。
第十一条支持国内企业、科研院所、高等院校与外国企业联合设立研究与开发中心。
第五章出口政策
第十二条软件出口纳入中国进出口银行业务范围，并享受优惠利率的信贷支持；同时，国家出口信用保险机构应提供出口信用保险。
第十三条软件产品年出口额超过100万美元的软件企业，可享受软件自营出口权。
第十四条海关要为软件的生产开发业务提供便捷的服务。在国家扶持的软件园区内为承接国外客户软件设计与服务而建立研究开发中心时，对用于仿真用户环境的设备采取保税措施。
第十五条根据重点软件企业参与国际交往的实际需要，对企业高中级管理人员和高中级技术人员简化出入境审批手续，适当延长有效期。具体办法由外交部会同有关部门另行制定。
第十六条采取适应软件贸易特点的外汇管理办法。根据软件产品交易（含软件外包加工）的特点，对软件产品出口实行不同于其他产品的外贸、海关和外汇管理办法，以适应软件企业从事国际商务活动的需要。
第十七条鼓励软件出口型企业通过GB／T19000－－ISO9000系列质量保证体系认证和CMM（能力成熟度模型）认证。其认证费用通过中央外贸发展基金适当予以支持。
第六章收入分配政策
第十八条软件企业可依照国家有关法律法规，根据本企业经济效益和社会平均工资，自主决定企业工资总额和工资水平。
第十九条建立软件企业科技人员收入分配激励机制，鼓励企业对作出突出贡献的科技人员给予重奖。
第二十条软件企业可允许技术专利和科技成果作价入股，并将该股份给予发明者和贡献者。由本企业形成的科技成果，可根据《中华人民共和国促进科技成果转化法》规定，将过去3至5年科技成果转化所形成的利润按规定的比例折股分配。群体或个人从企业外带入的专利技术和非专利技术，可直接在企业作价折股分配。
第二十一条在创业板上市的软件企业，如实行企业内部高级管理人员和技术骨干认股权的，应在招股说明书中详细披露，并按创业板上市规则的要求向证券交易所提供必要的说明材料。上述认股权在公开发行的股份中所占的比例由公司董事会决定。
第七章人才吸引与培养政策
第二十二条国家教育部门要根据市场需求进一步扩大软件人才培养规模，并依托高等院校、科研院所建立一批软件人才培养基地。
（一）发挥国内教育资源的优势，在现有高等院校、中等专科学校中扩大软件专业招生规模，多层次培养软件人才。当前要尽快扩大硕士、博士、博士后等高级软件人才的培养规模，鼓励有条件的高等院校设立软件学院；理工科院校的非计算机专业应设置软件应用课程，培养复合型人才。[Page]
（二）成人教育和业余教育（电大等）应设立或加强软件专业教学，积极支持企业、科研院所和社会力量开展各种软件技术培训，加强在职员的知识更新与再教育。在有条件的部门和地区，积极推行现代远程教育。在工程技术人员技术职称评定工作中，应逐步将软件和计算机应用知识纳入考核范围。
（三）由国家外国专家局和教育部共同设立专项基金，支持高层次软件科研人员出国进修，聘请外国软件专家来华讲学和工作。
第二十三条进入国家扶持的软件园区的软件系统分析员和系统工程师，凡具有中级以上技术职称，或有重大发明创造的，由本单位推荐并经有关部门考核合格，应准予本人和配偶及未成年子女在该软件园区所在地落户。
第二十四条实施全球化人才战略，吸引国内外软件技术人员在国内创办软件企业。国内高等院校、科研院所的科技人员创办软件企业，有关部门应给予一定的资金扶持，在人员流动方面也应放宽条件；国外留学生和外籍人员在国内创办软件企业的，享受国家对软件企业的各项优惠政策。
第八章采购政策
第二十五条国家投资的重大工程和重点应用系统，应优先由国内企业承担，在同等性能价格比条件下应优先采用国产软件系统。编制工程预算时，应将软件与技术服务作为单独的预算项目，并确保经费到位。
第二十六条企事业单位所购软件，凡购置成本达到固定资产标准或构成无形资产的，可以按固定资产或无形资产进行核算，经税务部门批准，其折旧或摊销年限可以适当缩短，最短可为2年。
第二十七条政府机构购买的软件、涉及国家和经济安全的软件，应当采用政府采购的方式进行。
第九章软件企业认定制度
第二十八条软件企业的认定标准由信息产业部会同教育部、科技部、国家税务总局等有关部门制定。
第二十九条软件企业实行年审制度。年审不合格的企业，即取消其软件企业的资格，并不再享受有关优惠政策。
第三十条软件企业的认定和年审的组织工作由经上级信息产业主管部门授权的地（市）级以上软件行业协会或相关协会具体负责。软件企业的名单由行业协会初选，报经同级信息产业主管部门审核，并会签同级税务部门批准后正式公布。
第三十一条信息产业部、国家质量技术监督局负责拟定软件产品国家标准。
第十章知识产权保护
第三十二条国务院著作权行政管理部门要规范和加强软件著作权登记制度，鼓励软件著作权登记，并依照国家法律对已经登记的软件予以重点保护。
第三十三条为了保护中外著作权人的合法权益，任何单位在其计算机系统中不得使用未经授权许可的软件产品。
第三十四条加大打击走私和盗版软件的力度，严厉查处组织制作、生产、销售盗版软件的活动。自2000年下半年起，公安部、信息产业部、国家工商局、国家知识产权局、国家版权局和国家税务总局要定期开展联合打击盗版软件的专项斗争。
第十一章行业组织和行业管理
第三十五条各级信息产业主管部门对软件产业实行行业管理和监督。
第三十六条信息产业主管部门要充分发挥软件行业协会在市场调查、信息交流、咨询评估、行业自律、知识产权保护、资质认定、政策研究等方面的作用，促进软件产业的健康发展。
第三十七条软件行业协会开展活动所需经费主要由协会成员共同承担，经主管部门申请，财政也可适当予以支持。
第三十八条软件行业协会必须按照公开、公正、公平的原则，履行其所承担的软件企业认定职能。
第三十九条将软件产品产值和出口额纳入国家有关统计范围，并在信息产业目录中单独列出。
第十二章集成电路产业政策
第四十条鼓励境内外企业在中国境内设立合资和独资的集成电路生产企业，凡符合条件的，有关部门应按程序抓紧审批。
第四十一条对增值税一般纳税人销售其自产的集成电路产品（含单晶硅片），2010年前按17％的法定税率征收增值税，对实际税负超过6％的部分即征即退，由企业用于研究开发新的集成电路和扩大再生产。
第四十二条符合下列条件之一的集成电路生产企业，按鼓励外商对能源、交通投资的税收优惠政策执行。
（一）投资额超过80亿元人民币；
（二）集成电路线宽小于0．25微米的。
第四十三条符合第四十二条规定的生产企业，海关应为其提供通关便利。具体办法由海关总署制定。
第四十四条符合第四十二条规定的生产企业进口自用生产性原材料、消耗品，免征关税和进口环节增值税。由信息产业部会同国家计委、外经贸部、海关总署等有关部门负责，拟定集成电路免税商品目录，报经国务院批准后执行。
第四十五条为规避汇率风险，允许符合第四十二条规定的企业将准备用于在中国境内再投资的税后利润以外币方式存入专用帐户，由外汇管理部门监管。
第四十六条集成电路生产企业的生产性设备的折旧年限最短可为3年。
第四十七条集成电路生产企业引进集成电路技术和成套生产设备，单项进口的集成电路专用设备与仪器，按《外商投资产业指导目录》和《当前国家重点鼓励发展的产业、产品和技术目录》的有关规定办理，免征进口关税和进口环节增值税。
第四十八条境内集成电路设计企业设计的集成电路，如在境内确实无法生产，可在国外生产芯片，其加工合同（包括规格、数量）经行业主管部门认定后，进口时按优惠暂定税率征收关税。
第四十九条集成电路企业的认定，由集成电路项目审批部门征求同级税务部门意见后确定。
集成电路设计规则范文5
集成电路发展纲要的三个亮点
记者：国家集成电路产业发展推进纲要的亮点是什么？
丁文武：主要有三个亮点。第一是强调加强组织领导，成立了国家集成电路产业发展领导小组，有组织保证，产业可以健廉快速有序地发展。二是设立国家集成电路产业投资基金。亮点三，加大金融支持力度，我们跟开行等银行加大密切联系，同时也鼓励开行以及其他商业银行继续加大对集成电路产业发展的支持，特别是在产品和业务方面，我们和保监会、证监会等合作，希望支持金融产业的发展，同时我们也鼓励发展贷款保证保险和信用保险业务，探索开发适用于集成电路产业发展的保险产业和服务。
基金的战略规划
记者：基金的投资时间表和方向如何？
丁文武：基金第一批投资超过1200亿元，投资期是5年、10年、15年。股东现在有16家，这些股东包括我们产业集聚区的一些投资机构，诸如来自上海，北京、武汉，还有大型的政府制造企业，像中国电子、中国电科等大型企业，也有民营企业，像紫光，还有个人投资的一些机构，还有金融机构，像武汉金融、社保基金等。在基金投资方面，按照推进纲要的要求，我们基金既然是集成电路的产业基金，就按照集成电路产业链角度来投资材料、装备、封装测试、设计等，在可能的情况下，也可以投向非金融产业或者集成电路的应用领域。基金重点投向先进制造业，占60%比例。
我们目前已投了三个项目，其中2014年落实了两个项目，2015年年初我们也投了一个项目，现在正在投第四个项目。它们是：中芯国际、中芯北方、长电并购项目、中微半导体。基金承诺出资近百亿元，特别是在2015年2月14日，基金与紫光集团已签署战略合作协议，基金承诺投资不超过100亿元人民币。但是我们现在还在看产业中各个企业做的芯片制造、装备材料等。
记者：基金投资项目配制的原则是什么？
丁文武：第一是战略性项目与市场化项目统筹，资金是社会化的资本，不是政府的拨款补贴补助，所以我们又要实施国家集成电路产业的推进纲要，又要按照市场的规律。第二是短期项目和中长期项目统筹，不管长期还是短期，我们都会投资。第三是高收益/风险项目和中低收益/风险项目统筹。第四是股权投资与夹层投资、公开市场投资综合配制。
记者：基金投资的分步战略是什么？丁文武：按照推进纲确定的、我们要按照三步走。第一步，在2015年，集成电路产业发展体制机制创新取得明显成效，建立与产业发展规律相适应的融资平台和政策环境，集成电路产业销售收入超过3500亿元。
第二步，到2020年集成电路产业与国际先进水平的差距逐步缩小，全行业销售收入五年均增长超过20%。
第三步，到2030年，集成电路产业链主要环节达到国际领先。记者：推进纲要的四项主要任务是什么？
丁文武：第一，着力发展集成电路设计业，交通、汽车、医疗、金融等领域是我们集成电路发展的重点需求领域。第二，加速发展集成电路制造业。第三，提升先进封装测试业发展水平，大力推动国内封装测试企业兼并重组，提高产业集中度。第四，突破集成电路关键装备和材料，开发大尺寸硅片等关键材料，增加产业配套能力。
资本创新
记者：基金和产业互动的思路如何？
丁文武：我们基金既然是一个市场化的基金，我们要按照市场的规则进行运作。探索国家战略与市场机制有机结合的运作机制，布局全产业链形成良好的产业生态。
我们希望有四大方面推动作用。首先，作为资本纽带，打通产业链各环节，形成上下游协同发展格局。我们也会在投资完成基础上投向非集成电路项目。
第二是驱动企业整合，以股权投资为引导，推动骨干龙头企业优化治理结构，促进兼并重组，推动一批企业进入全球第一梯队。
第三推进产业集聚。在中国有四大区域：中西部地区、长三角地区、环渤海地区、珠三角地区。我们如何和这些地区结合起来？例如安徽、武汉，和这些地区政府结合。我们要注意另外一个趋势，就是各地出现重复建设的局面，我们要尽量避免这样的情况出现。
最后是密切与资金、政策的联动。我们今后要发挥金融和政策的密切结合。第二国家参与政策制定时，要和财税政策密切配合。第三国家各类科技计划要和地方资金联系起来，包括外资。第四是人才政策，这个产业没有人参与不行，对人才的需求越来越迫切。最后是市场推广，我们的产业靠市场的拉动，没有市场我们做所有的芯片都没有用，我们研发芯片如果不和业务结合，花再多钱都是无效的，一定要和市场结合。
集成电路设计规则范文6
【关键词】标准CMOS；工艺；肖特基二极管；集成；设计；实现
随着射频无线通信事业的发展和移动通讯技术的进步，射频微波器件的性能与速度成为人们关注的重点，市场对其的需求也日益增多。目前，CMOS工艺是数字集成电路设计的主要工艺选择，对于模拟与射频集成电路来说，选择的途径有多种，例如Si双极工艺、GaAs工艺、CMOS工艺等，在设计中，性能、价格是主要的参考依据。除此以外，工艺的成熟度及集成度也是重要的考虑范畴。
1.概述
对于射频集成电路而言，产品的设计周期与上市时间的缩短都是依赖仿真精确预测电路性能的设计环境的功能。为了使设计环境体现出高效率，精确的器件模型与互联模型是必须要具备的，在设计工具中非常重要，对于射频与模拟技术，器件模型决定了仿真的精度。采用CMOS工艺，在射频集成电路上的应用时间还补偿，也使得在一些模型方面还不完善。对于射频CMOS集成电路而言，对其影响最大的是寄生参数，在低频环境下，由于对这些寄生参数的忽视，往往使电路的高频性能受到影响。肖特基二极管具有自身独特的优势，例如快速开关速度和低正向压降。由于这些优异的高频性能，他们有被广泛应用在开机检测离子和微波网络电路中。肖特基二极管通常制作的款式包括n型或p型半导体金属材料，如砷GaAs和SiC。正向偏置的肖特基二极管的性能是由多数载流子器件，少数载流子主要是确定这些p型或n型二极管的属性。为了改善高频性能和集成电路的电源电压减小到现代集成电路，集成的肖特基二极管是很重要的。但可以用于集成肖特基二极管的过程常常是没有现成的，不能和CMOS电路单片集成。以往根据其设计，在标准CMOS工艺基础上制造出肖特基二极管。在本文中，主要针对集成肖特基二极管的设计及实现进行描述，并且基于成本考虑，该标准CMOS工艺基础上肖特基二极管生产工艺不需要任何修改。所测量的结果也符合要求，在SPICE仿真模型中得到验证。
2.CMOS工艺技术
近几十年，因为CMOS技术的发展，也使得在制造射频集成电路时，采用CMOS技术得以实现。但是，因为CMOS制造工艺通常是以数字电路作为导向。面向数字电路设计的CMOS首先由芯片代工厂研发出来，注重功率耗散与时速。在数字CMOS工艺快速发展成熟以后，在其基础上，通过修改制程与添加掩膜层实现信号的混合及模拟射频CMOS工艺。传统CMOS工艺包含BJTs、MOSFETs以及各种电阻，如扩散电阻、多晶硅电阻及N阱电阻。但是，对于CMOS工艺而言，还应该涵盖各种高频无源器件，例如变容二极管、MIM电容、高Q值电杆及变压器等。同样，作为肖特基二极管来说，也是CMOS工艺技术的重要环节。例如，需要额外高能离子注入形成深注入N阱降低程度耦合与噪声系数。需要注意的是，尽管射频CMOS工艺是基于数字CMOS工艺而来，但其不仅仅是添加几层掩膜来实现高频无源器件，对于器件的性能而言，射频工艺与数字工艺的优化目标是不同的，在进行改进的时候，也有可能与传统的CMOS工艺发生冲突。
3.肖特基二极管的工作原理
之所以金属半导体能够形成对垒，主要原因是由于不同的功函数引起的。将金属的功函数定义为技术费米能级与真空能级间的能量差，表示一个起始能量与费米能级相等的电子由金属内部移向真空中所需要的最小能量。该能量需要克服金属晶格与被拉电子与其它电子间的作用，还有一个作用是用来克服金属表面存在的偶极矩。因此，功函数的大小在一定程度上可以表述电子在金属中被束缚的强度。和金属类似，半导体的功函数也被定义为费米能级与真空能级间的能量差，因为半导体的费米能级通常处于禁带中，禁带中一般没有电子，因此该功函数的定义就可以看做是将电子带导带或者价带移向真空能级需要的平均能量。对于半导体来说，还有一个很重要的参数，就是电子亲和能，表示板代替导带底的电子向外逸出所需要的最小能量。
对于肖特基势垒的形成而言，假设现有一块n型半导体和一块金属，两者具有相同的真空电子能级，假设半导体的功函数比金属的功函数小，同时，假设半导体表面无表面态，那么其能带到表面都是平直的。此时，两者就形成一个统一的电子系统，因为金属的费米能级比半导体的费米能级低，因此半导体中的电子就会流向金属，这样金属表面就会带负点，半导体带正电。所带电荷在数值上是等同的，因此对于整个系统来说，还是保持电中性，从而提高了半导体的电势，降低了金属的电势。如果电势发生变化，所有的电子能级及表面电子能级都会随之变化，使之趋于平衡状态，半导体和金属的费米能级在同一水平上时，电子的净流动不会出现。原来的费米能级的差异被二者之间的电势差进行补偿，半导体的费米能级下降。
4.肖特基二极管的设计和布局
这种设计是基于标准CMOS工艺下，通过MPW在0.35μm工艺中得到实现的。当金属层直接沉积到低掺杂n型或p型半导体区域，形成一个肖特基二极管。当这两种材料彼此接触，由于电势差的存在就会产生一个势垒高度，电子必须克服的电流才能流入。低掺杂的半导体上的金属的阳极和半导体动脉插管，通过欧姆接触在阴极上。在我们的设计中只使用n型肖特基二极管。跨节的Al-Si肖特基二极管如图1所示。
在该设计中，没有出现P+有源区在n阱接触下接触材料是铝面积（等于到dxd）。因此，金属层将直接连接到低掺杂n阱区。其结果是形成了的Al-Si的肖特基二极管接触。对于铸造工艺中需要确定的参数，例如密度、功函数等，只能通过对该区域的肖特基二极管进行控制得以实现，进行二极管的I-V曲线或者其它参数的修改。
根据标准CMOS工艺基础上的肖特基二极管的布局及设计。首先，为了降低肖特基二极管的串联电阻，肖特基和欧姆接触电极之间的距离按照设计规则被设置为最小允许的距离。其次，采用肖特基二极管布局的方法。交织式的布局为每一个串联电阻提供了并联连接的途径，这是肖特基接触的优势所在。
5.所制作的二极管的测定结果
根据MPW，对肖特基二极管的不同部位通过三种交织方法进行标准CMOS工艺下的0.35μm制造，并对测得的结果进行了讨论。
5.1 I-V的功能
基于对串联电阻的考虑，肖特基二极管的IV功能可表示为：
通过拟合公式（3）和所测得的结果，我们可以得到实现SBD的方法，如表1的参数所示。
从表1中可以观察到，随着相互交织的树木的增多，串联电阻的阻值明显的降低。
为实现SBD的测量，势垒高度B的测量的统计结果如图3所示。在所测的90个样本中，SBD1、SBD2、SBD3各30个样本，从而求得实现SBD的势垒高度为0.44eV左右。
击穿电压是4.5V左右，在今后的工作中，在正常的SBD设计与生产中，击穿电压可以延长一些方法的使用，例如在自对准保护环境与SBD的制造过程中，
5.2 C-V的功能
其中，Nd为掺杂浓度的n-阱，Φn是费米能级之间的电位差和导带边缘相等于（EC-Ef）/q。
图4显示了测得的反向偏压为SBD的C-V曲线。
5.3 S参数测量和SBD高频建模
为了测量高频率的S参数设计的设备，每个SBD被放置了有三个探头焊盘。中间信号垫的大小是85μm×85μm和顶部/底部的的地面尺寸是85μm×135μm的。使用GSG探头和网络分析仪，我们可以得到S参数设计的SBD。但是，S参数的直接测量结果包括垫片、金属线和覆盖的寄生电容。对于设计的设备而言，尽管寄生参数是非常小的，但这些寄生参数是绝对不能被忽视的，在计算的时候应该将GSG探头直接测量的S参数减去。在本文所研究的设计中，我们制作两个虚拟的GSG信号垫作为测试装置，假如两个信号垫一个是伪GSG信号垫，一个是SBD信号垫，且两个信号垫同等大小。除此以外的虚拟信号垫都是开放的，这也就是我们所说的开放式信号垫。S参数由哑垫进行测量。接着就可以得到信号垫和金属线的寄生电阻和电容。将这些寄生参数减去，就能够得到S参数的无寄生电阻和电容。将这种方法称之为去嵌入技术。
使用测得的S参数可以抽象为高频模拟SPICE模型。图5显示SBD仿真离子模型的实现。L1和L2显示出的输入和输出串联电感。Ci和Co表示阳极输入输出电容和阴极节点。C1具有相互交织的肖特基二极管的两个端口之间的寄生电容。R1和R2为连接S参数下NWLL到地面下电阻的n-阱的模型。pn二极管反映的寄生虫n阱p-次二极管。在我们的设计中，可以用得到的pn二极管的参数通过标准CMOS工艺0.35μm的SPICE模型。
如图6所示，为S参数SBD1测量和模拟。表2给出了仿真离子模型的参数，频率SBD1从50MHz到40GHz，该模型可以匹配到30GHz的测量结果。
6.结束语
随着无线通讯具有的灵活性和高机动性的特点，其应用越来越广泛，也顺应了市场的需求。由于CMOS工艺在诸多的工艺中最为成熟、成本最低，却功耗最小，因此得到广泛的应用，随着技术的不断成熟，CMOS工艺基础上的肖特基二极管设计及实现也成为现实。也是未来射频集成电路发展的必然趋势。通过MPW在标准CMOS工艺制造的肖特基势垒二极管中的设计应用，可知铝硅接触的势垒高度约0.44eV。通过I-V，C-V和S参数测量可以实现SBD。通过本文所示，SBD设计的优势较为明显，最为显著的是设计成本较低，能够被广泛的应用与商业标准的CMOS工艺中。在以后的工作中，更多的重点将集中在标准CMOS工艺设计的SBD的反向击穿电压和频率范围扩展。
参考文献
[1]张兴杰，张世林，韩磊，郭维廉，侯贺刚，毛陆虹，谢生.标准CMOS工艺新型多晶硅PIN-LED的设计与实现[J].光电子.激光，2013（15）.
[2]孙旭光，张春，李永明，王志华，陈弘毅.超高频无源RFID标签的一些关键电路的设计[J].中国集成电路，2007（5）.
[3]陈鹏飞，陈许建，喻祖华，戴葵，邹雪城.基于标准CMOS工艺的UHF无源通讯电源电路设计与实现[J].固体电子学研究与进展，2012（25）.
[4]孙旭光，张春，李永明，王志华，陈弘毅.超高频无源RFID标签的一些关键电路的设计[J].中国集成电路，2007.
[5]邹勉.安森美半导体集成肖特基二极管的30V MOS-FET问世[J].半导体信息，2010（15）.
[6]姜兰举.肖特基二极管原理及应用[J].电子报，2008（6）.
[7]朱伟钢，张德忠，付红兵.一维轴向有机无机异质结肖特基二极管的制备及性能研究[J].化学学报，2012（28）.
[8]陈刚，陈雪兰，柏松，李哲洋，韩平.4H-SiC外延中的缺陷及其对肖特基二极管的影响[J].半导体技术，2008（31）.
[9]肖新东，张世林，毛陆虹，谢生，陈燕.标准CMOS工艺下单片集成MSM光电探测器的2Gb/s光接收机[J].科学通报，2011（15）.
