前言：中文期刊网精心挑选了电路板优化设计范文供你参考和学习，希望我们的参考范文能激发你的文章创作灵感，欢迎阅读。
电路板优化设计范文1
关键词:联合测试行动组;边界扫描;测试存取口;扫描链路;测试向量
中图分类号:TP206文献标识码:A 文章编号:1009-3044(2009)25-7295-03
Test Technology Based on Boundary Scan
CHEN Meng-dong, LIU Peng, ZHANG Hui-hua
(Jiangnan Institute of Computing Technology, Wuxi214083, China)
Abstract: Because of the neglect of boundary scan technology in project practice, the misapprehension in practical use is analysed. The definition of boundary scan interface, it’s hardware configuration and it's detailed working principle are introduced. Also introduced is the usage and advantage in practice use. In order to populize it better, the aspects of optimizing it are discussed.
Key words: JTAG; boundary scan; test access port; scan link; test vector
联合测试行动组于1987 年提出了边界扫描技术, 并于1990 年被IEEE接纳, 形成了IEEE1149. 1 标准。边界扫描技术是一种非常有效的测试手段。目前使用的芯片中越来越多的cpu、epld、fpga、dsp以及一些专用芯片(如ATM层专用芯片)等提供符合IEEE1149.1的JTAG测试口。但是JTAG电路的设计并没有引起工程人员足够的重视,很多人不了解JTAG,对JTAG口的处理较为随意,对JTAG的使用存在误区,未能实现它应有的作用。
1 使用误区
过去形成的一些误解妨碍了边界扫描技术在测试中的应用,主要有以下几个方面需要注意 [1]。
1.1 成本
人们对于产品成本的增加非常敏感。实际上,为了实现边界扫描而增加的少量无源元件以及一个小型连接器的成本可通过测试开发时间的缩短弥补回来。支持边界扫描的数字IC可能会比不支持边界扫描的同样器件稍贵一点,但却可获得更方便的测试性、更小的电路板尺寸以及更低的服务和维修成本。
1.2 特殊器件
在并非每片IC 都支持边界扫描时,设计人员仍可利用边界扫描有效地完成对PCB的测试。只要设计中包括一些边界扫描器件,软件工具就可方便地测试电路板上的大部分器件。CPLD 或FPGA 有许多引脚,每个都可做为测试点,因此设计人员在电路板上已经拥有了数百个测试点。工具供应商提供的参考资料都给出了如何利用CPLD和FPGA实现边界扫描测试的说明。
1.3 软件
过去为了进行边界扫描测试,必须掌握边界扫描描述语言(BSDL),并花费数周的时间将设计转换为边界扫描测试向量。现在,测试开发工具可利用原理图和网表,再结合IC供应商提供的BSDL文件,即可快速生成测试向量。测试开发时间的缩短,也使原型制造过程中因重新进行PCB 布线而改变测试过程的时间也大大缩短。
1.4 空间
采用边界扫描测试技术可大量减少测试点,由此所节约的空间远远超过边界扫描器件所需要的空间。最终效果是设计所需要的空间减小,从而使电路板尺寸更小,层数更少。
2 边界扫描的硬件结构
JTAG标准的核心思想是在芯片管脚和芯片内部逻辑之间, 即紧挨元件的每个输入/ 输出引脚处增添移位寄存器组(因为这些移位寄存器组布置在IC元件的I/ O 引脚处,所以称为边界扫描单元或边界扫描寄存器),这些寄存器单元在相应指令的作用下读出输出引脚或输入引脚的状态,可进行芯片级、板级互联甚至系统级的测试。
JTAG为边界扫描结构定义了测试存取口TAP(test acess port)、TAP 控制器、测试数据寄存器和指令寄存器4个基本的硬件单元。其中,测试数据寄存器包括边界扫描寄存器、器件鉴别寄存器和旁路寄存器。图1是包含边界扫描机制的芯片结构[2]。
2.1 测试存取口( TAP)
JTAG规定了4 条测试总线,也称为测试存取口( TAP) ,分别是:测试数据输入总线( TDI) ,用来接收测试数据和测试指令; 测试数据输出总线( TDO) ,用来测试数据的输出; 测试模式选择总线( TMS) ,在TCK的上升沿可有效控制测试逻辑; 测试时钟输入总线( TCK) ,在上升沿按串行方式对测试指令、数据及控制信号进行移位操作,在下降沿,对输出信号进行操作。此外,还有可选择的TRST测试复位输入端。
2.2 TAP控制器
TAP 控制器是J TAG逻辑电路中最重要的控制部分,整个测试逻辑都是由TAP 控制器按一定顺序调用的。TAP 控制器实际上是包含16 态的状态机,产生时钟信号和各种控制信号(即产生测试、移位、捕获和更新等信号),从而使指令或测试数据移入相应的寄存器,并控制边界扫描测试的各种工作状态。并在指令寄存器的配合下产生复位、测试、输出缓冲器允许等信号。测试数据的捕获、移位、更新都必须在TAP 控制器进入到相应的状态下才能进行。图2 为TAP 控制器的状态机,左边是数据寄存器(DR) 分支,右边是指令寄存器( IR) 分支,状态转换的条件就是TMS 的值。TAP 控制器被初始化为Test_Logic_Reset 状态,发出复位信号,使测试电路不影响ASIC 本身的工作。需要测试时,在TMS 控制下,TAP 进入数据寄存器扫描选择状态( Select _DR_Scan) 或者指令寄存器扫描选择状态(Select_ IR_Scan)。在Capture 状态,捕获指令信息或者数据;在Shif t状态,数据进行移位操作;在Pause 状态,移位停止,对寄存器重新加载测试向量;在Update 状态,移入扫描通道的数据将被输出。
2.3测试数据寄存器
边界扫描寄存器(boundary scan register)构成边界扫描路径,它的每一个单元由存储器、发送/接收器和缓冲器组成。边界扫描单元置于集成电路的输入/输出端附近,并首尾相连构成一个移位寄存器链,首端接TDI,末端接TDO。在测试时钟TCK的作用下,从TDI 加入的数据可以在移位寄存器链中移动并进行扫描。
器件鉴别寄存器有32 位,借助它可以辨别板上元器件的生产商,还可以通过它来测试是否将正确的器件安装在了PCB 板的正确位置。
旁路寄存器只有1 位,它提供了一条从TDI 到TDO 之间的最短通道,用来将不参加串行扫描的数据寄存器的数据旁路掉以减少不必要的扫描时间。
2.4 指令寄存器
为了执行不同的测试和选择实际的数据寄存器,除了TAP 控制器和数据寄存器之外,还需要有指令寄存器IR。指令寄存器进行指令的译码,向各数据寄存器发出各种操作码,并确定边界扫描工作方式。J TAG标准中定义了大量指令,有必需的,有可选的,而且也允许定义更多特定设计的指令来扩展测试逻辑的功能。
3 边界扫描测试的作用方式与优点
利用边界扫描测试技术,可以比较全面地了解集成电路芯片的内部故障、电路板的互连以及相互间影响。有效地克服了传统测试方式的不足,节约了测试时间和测试成本,极大地方便了系统电路的调试。不同的测试是在不同的工作方式下进行的,这些工作方式可以通过加载相应指令到指令寄存器来选择。
3.1 内部测试 ( INTEST)
内部测试方式用于测试电路板上集成电路芯片的内部故障,可以通过INTEST指令来选择执行。在这种测试方式下,测试图形通过TDI 输入,并通过边界扫描通道将测试图形加到每个芯片的输入引脚寄存器中,从输出端TDO可以串行读出存于输出引脚寄存器中各芯片的响应图形。根据输入图形和输出响应,可以对电路板上各芯片的内部工作状态做出测试分析。
3.2 外部测试 ( EXTEST)
外部测试方式可以通过EXTEST指令选择执行,用于测试电路板上各集成电路芯片间连线以及板级互连的故障,包括断路和短路故障。把从TDO 端输出的边界扫描寄存器的串行信号与正确的信号相比较,就可以方便有效地诊断出电路板引线及芯片引脚间的断路或短路故障。
3.3 采样测试 (SAMPLE/ PRELOAD)
流过器件管脚的数据被截取,称为“采样”。边界扫描寄存器输入单元并行装载芯片输入引脚的数据,而输出单元并行装载输出引脚的数据。不干扰管脚与核心逻辑之间的正常信号流,各边界扫描单元的采样值便可串行移出,可观察IC 正常工作时输入、输出引脚的数据流。
4 优化建议
边界扫描测试能准确地定位芯片的故障,迅速准确地测试两个芯片管脚的连接是否可靠,提高测试检验效率。但是为缩短测试施加时间,提高故障诊断率,仍需要对其进行优化设计,以利于更好的普及应用。针对它的优化问题提出几点建议[3]。
4.1 扫描链路优化
边界扫描技术中,边界扫描链路的串行移位使得单条边界扫描链路会导致很长的测试应用时间,而如果使用多条扫描链路,则测试时间可以明显减少。在测试期间,各扫描链路在任何时刻其长度相等,则可以实现测试的最好性能。如何对扫描链路进行动态配置是一个重要问题。
4.2 测试流序列优化
边界扫描的测试向量是以串行方式从外界输入的,施加大的测试集合可能要消耗大量时间。通过适当地缩减串行测试流,可以减少测试施加时间。这个方面值得研究。
4.3 测试向量集优化生成方法研究
在边界扫描测试中,合理优化地生成测试向量集是进行有效测试的关键。
4.4 板级可测性设计优化方法研究
基于边界扫描的电路板测试性设计方法在改善电路板测试性的同时,也增加了电路板设计的复杂性。因此,必须进行设计复杂性和测试性改善的综合权衡,实现二者的折衷,即进行电路板的测试性优化设计。
5 结束语
J TAG提出的边界扫描机制提供了一套完整的、标准化的测性设计方法,是测试技术的一次飞跃。它不仅能测试集成电路芯片的输入、输出管脚的状态,而且能够测试芯片内部工作情况以及引线级的断路和短路故障,且能实现高精度的故障定位。考虑到边界扫描测试技术和TAP体系结构所提供的诸多优点,应当认真考虑应用IEEE1149.1标准来解决数字ASIC的测试问题。
参考文献:
[1] 蔚英辉. 测试技术的飞跃――边界扫描技术[J]. 电信技术, 2002, (2): 75-77.
电路板优化设计范文2
关键词：EDA技术 电子工程 作用
EDA是电子设计自动化(Electronic Design Automation)的缩写,是从CAD(计算机辅助设计)、CAM(计算机辅助制造)、CAT(计算机辅助测试)和CAE(计算机辅助工程)的概念发展而来的。EDA技术是以计算机为工具,集数据库、图形学、图论与拓扑逻辑、计算数学、优化理论等多学科最新理论于一体,是计算机信息技术、微电子技术、电路理论、信息分析与信号处理的结晶。
一、EDA技术的特点
1.现代化EDA技术大多采用“自顶向下(Top-Down)”的设计程序,从而确保设计方案整体的合理和优化,避免“自底向上(Bottom-up)”设计过程使局部优化,整体结构较差的缺陷。
2.HDL给设计带来很多优点:①语言公开可利用；②语言描述范围宽广；③使设计与工艺无关；④可以系统编程和现场编程,使设计便于交流、保存、修改和重复使用,能够实现在线升级。
3.自动化程度高,设计过程中随时可以进行各级的仿真、纠错和调试,使设计者能早期发现结构设计上的错误,避免设计工作的浪费,同时设计人员可以抛开一些具体细节问题,从而把主要精力集中在系统的开发上,保证设计的高效率、低成本,且产品开发周期短、循环快。
4.可以并行操作,现代EDA技术建立了并行工程框架结构的工作环境。从而保证和支持多人同时并行地进行电子系统的设计和开发。
二、EDA技术的发展过程
EDA技术的发展过程反映了近代电子产品设计技术的一段历史进程,大致分为3个时期。
1.初级阶段:早期阶段即是CAD阶段,大致在20世纪70年代,当时中小规模集成电路已经出现,传统的手工制图设计印刷电路板和集成电路的方法效率低、花费大、制造周期长。人们开始借助于计算机完成印制电路板一PCB设计,将产品设计过程中高重复性的繁杂劳动如布图布线工作用二维平面图形编辑与分析的CAD工具代替,主要功能是交互图形编辑,设计规则检查,解决晶体管级版图设计、PCB布局布线、门级电路模拟和测试。
2.发展阶段:20世纪80年代是EDA技术的发展和完善阶段,即进入到CAE阶段。由于集成电路规模的逐步扩大和电子系统的日趋复杂,人们进一步开发设计软件,将各个CAD工具集成为系统,从而加强了电路功能设计和结构设计,该时期的EDA技术已经延伸到半导体芯片的设计,生产出可编程半导体芯片。
3.成熟阶段:20世纪90年代以后微电子技术突飞猛进,一个芯片上可以集成几百万、几千万乃至上亿个晶体管,这给EDA技术提出了更高的要求,也促进了EDA技术的大发展。各公司相继开发出了大规模的EDA软件系统,这时出现了以高级语言描述、系统级仿真和综合技术为特征的EDA技术。
三、EDA技术的作用
EDA技术在电子工程设计中发挥着不可替代的作用,主要表现在以下几个方面:
1.验证电路设计方案的正确性
设计方案确定之后,首先采用系统仿真或结构模拟的方法验证设计方案的可行性,这只要确定系统各个环节的传递函数(数学模型)便可实现。这种系统仿真技术可推广应用于非电专业的系统设计,或某种新理论、新构思的设计方案。仿真之后对构成系统的各电路结构进行模拟分析,以判断电路结构设计的正确性及性能指标的可实现性。这种量化分析方法对于提高工程设计水平和产品质量,具有重要的指导意义。
2.电路特性的优化设计
元器件的容差和工作环境温度将对电路的稳定性产生影响。传统的设计方法很难对这种影响进行全面的分析,也就很难实现整体的优化设计。EDA技术中的温度分析和统计分析功能可以分析各种温度条件下的电路特性,便于确定最佳元件参数、最佳电路结构以及适当的系统稳定裕度,真正做到优化设计。
3.实现电路特性的模拟测试
电子电路设计过程中,大量的工作是数据测试和特性分析。但是受测试手段和仪器精度所限,测试问题很多。采用EDA技术后,可以方便地实现全功能测试。
四、EDA技术的软件
1.EWB(Electronics Workbench)软件。EWB是基于PC平台的电子设计软件,由加拿大Interactive Image Technologies Ltd.公司研制开发,该软件具有以下特点:①集成化工具:一体化设计环境可将原理图编辑、SPICE仿真和波形分析、仿真电路的在线修改、选用虚拟仪器、借助14种分析工具输出结果等操作在一个集成系统中完成。②仿真器:交互式32位SPICE强化支持自然方式的模拟、数字和数/模混合元件。自动插入信号转换界面,支持多级层次化元件的嵌套,对电路的大小和复杂没有限制。只有提供原理图网络表和输入信号,打开仿真开关就会在一定的时间内将仿真结果输出。③原理图输入:鼠标点击一拖动界面,点一点自动连线。分层的工作环境,手工调整元器件时自动重排线路,自动分配元器件的参考编号,对元器件尺寸大小没有限制。④分析:虚拟测试设备能提供快捷、简单的分析。主要包括直流工作点、瞬态、交流频率扫描、付立叶、噪声、失真度、参数扫描、零极点、传递函数、直流灵敏度、最差情况、蒙特卡洛法等14种分析工具,可以在线显示图形并具有很大的灵活性。⑤设计文件夹:同时储存所有的设计电路信息,包括电路结构、SHCE参数、所有使用模型的设置和拷贝。全部存放在一个设计文件中,便于设计数据共享以及丢失或损坏的数据恢复。⑥接口:标准的SPICE网表,既可以输入其他CAD生成的SHCE网络连接表并行成原理图供EWB使用,也可以将原理图输出到其他PCS工具中直接制作线路板。
2.PROTEL软件。广泛应用的Protel99主要分为两大部分:用于电路原理图的设计原理图设计系统(Advanced Schematic)和用于印刷电路板设计的印刷电路板设计系统(Advanced PCB)。
电路板优化设计范文3
关键词 碳氢化合物/陶瓷基材料；高频；混压；翘曲
中图分类号：TN41 文献标识码：A 文章编号：1671-7597（2014）09-0057-01
随着电子通信技术的发展，通讯频率越来越高，而高频信号传输，需要采用低介电常数（Dk）、低介电损耗（Df）但价格昂贵的特殊材料，这些材料有氰酸脂、聚四氟乙烯/陶瓷基材料（PTFE/Ceramic）、碳氢化合物/陶瓷基材料（HydraCarbon/Ceramic）等高频材料，通常，这些高频材料的价格都比较昂贵，而降低成本是客户提高产品竞争力的一种重要手段，因此，客户在PCB结构设计上采用混合材料的叠层结构，即必要的信号层采用高频材料以满足信号传输的需要，其他线路层采用常规玻璃纤维环氧树脂FR-4材料，我们称之为混合材料压合电路板。这样的设计对成本控制极为有利，但也给电路板的生产过程带来了其他的一些问题，其中的一个突出问题是电路板在多次焊接贴装电子元件的过程中出现翘曲，造成虚焊、漏焊、无法继续装配等问题。
引起混压结构电路板翘曲的根源在于高频材料与FR-4材料在层压过程中的涨缩比例不同[1]，影响材料涨缩的因素有：各线路层的残铜率、高频材料与FR-4材料的芯板厚度差、FR-4材料的Tg值。本文主要通过碳氢化合物/陶瓷基材料（HydraCarbon/Ceramic）+FR-4混压板件实验，对这三个因素进行系统的研究，以期为解决混压板件的翘曲提供一些思路。
1 实验设计
1）叠层结构。
############### 1/2层高频材料 0.762 mm（碳氢化合
物/陶瓷基，第1、2层均为高残铜率）
=============== FR-4半固化片2116 RC52%
=============== FR-4半固化片2116 RC52%
############### 3/4层FR-4材料芯板
2）因子与水平设计。
表1
因子
水平 FR-4材料Tg值 FR-4材料芯板厚度/mm FR-4材料层线路的残铜率
① 低 0.43 0.15
② 高 0.6 0.85
设计L23全因子试验。
2 试验结果及数据分析
1）全因子试验的结果，见表2。
2）各因子主效应分析。
FR-4材料Tg值的效应为0.1033，FR-4材料芯板厚度的效应为-0.6138，FR-4材料层的残铜率的效应为-0.8372，这说明：材料Tg值对翘曲无明显影响；R-4材料层的残铜率、芯板厚度对翘曲有明显影响，且均为负相关性。
表2试验
编号 FR-4板料Tg/℃ FR-4材料芯板厚度/mm FR-4材料层的残铜率 翘曲度/mm
A ① ① ① 2.183
B ② ② ① 2.1
C ② ① ② 1.905
D ① ① ② 1.778
E ① ② ② 1.041
F ① ② ① 2.03
G ② ② ② 0.84
H ② ① ① 2.6
图1
图2
芯板厚度影响翘曲度的原因在于0.43 mm芯板使用2张7628型玻璃纤维布，0.60 mm芯板使用3张7628型玻璃纤维布，2张7628的收缩比3张7628大，因而翘曲度更大。残铜率影响翘曲度的原因在于铜面对芯板的具有束缚作用，减少FR-4材料芯板的收缩，使得FR-4材料的收缩程度与陶瓷基材料接近，从而减少两种芯板的应力差，达到降低翘曲度的效果。（图1）
3）各因子交互效应分析。
通过计算，FR-4材料Tg值*FR-4材料芯板厚度的交互效应为-0.1687，FR-4材料Tg值*FR-4材料层的残铜率的交互效应为-0.1403，FR-4材料芯板厚度*FR-4材料层的残铜率的交互效应为-0.2872，FR-4材料Tg值*FR-4材料芯板厚度*FR-4材料层的残铜率的交互效应为0.0048，且交互作用P值未出现，这说明：三个因子之间无明显的交互作用。
交互作用图显示：在低残铜率情况下，普通Tg的翘曲度比高Tg的小；在高残铜率的情况下，两者的无明显区别；无论在何种情况下，用厚芯板的翘曲比薄芯板的小，在高TG材料方面更加明显。（图2）
3 结论
本文通过对残铜率、芯板厚度、材料Tg值三个因素进行全因子设计试验，确定残铜率、FR-4材料芯板厚度对于碳氢化合物/陶瓷基材料（HydraCarbon/Ceramic）+FR-4混压板件的翘曲具有明显的影响作用，此类板件在资料设计时可根据本文的试验结论进行优化设计，以避免翘曲影响板件的焊接使用。
电路板优化设计范文4
【P键词】PCB设计；设置；布局；布线
0 引言
PCB是电子产品中不可缺少的重要组成部件，支撑着电子元器件，并对电子元器件提供必要的电气连接，影响着电子产品的工作、使用安全及寿命。因此PCB设计至关重要。本文以数字网线测试仪PCB的设计为例，介绍单片机控制电路PCB设计的一般原则和要求，提高电子产品的使用可靠性、安全性，延长电子产品的使用寿命，为企业提高经济效益。
数字网线测试仪是一款常用的网线质量测试工具，可以测量网线的通断、芯线顺序是否正确及是否短路等。电路包括电源电路、单片机控制电路、网线连接电路，程序下载接口电路、双色数码管显示电路等，具有典型性、代表性。
所设计的数字网络测试仪电路有一个PQFP-44封装的STC89C58RD+单片机芯片，体积小，重量轻；二个RJ45网线插座；一个RS232串行通讯接口；16个0.56英寸的一位双色数码管；6个SOP16封装的集成8位移位寄存器74HC595和4个SOP18封装的集成反相驱动器UL2803APG等。在本电路里面大部分元器件采用贴片安装，旨在在减小电路板的体积和重量，方便携带使用。
1 影响PCB设计质量的主要因素
很多技术人员可能感觉PCB设计容易上手，但要设计出高水平的PCB，还是会感觉到存在一定的难度，无法满足电子产品的实用性、可靠性和安全性等性能要求，这需要技术人员长期的实践及不断地学习来积累经验。
笔者从事电子产品设计与开发多年，根据工作经验，在进行PCB设计时，应根据电路的特点和使用要求，首先要考虑的主要因素是元器件的布局。合理布局是PCB设计的关键，如数控机床的电脑控制主板，由于当初PCB设计钮扣电池太靠近微处理器，工作时间一长，电池失效漏液，漏出的液体腐蚀元器件和铜箔导线，造成电路板的损坏，并且很难维修，从而大大缩短了电路板的使用寿命。后经改进，将电池安装位置引出电路板，解决了此问题，延长了电路板的使用寿命，受到了用户的好评。其次是要对PCB布线的优化设计。在PCB布线时要考虑导线流过的电流、导线之间承受的电压、导线之间的相互干扰及导线连接的拓扑结构等。如在高电压的电源电路里面，如果某条导线要流过大电流，除了按要求加宽铜箔的截面积，可能还要求铜箔并上焊锡，使导线有足够大的截面积来承受流过它的电流，保证不烧坏铜箔导线。
2 PCB元器件布局设计
数字网络测试仪的PCB布局设计包括确定电路板尺寸、功能分区及各元器件位置，我们要遵照印制版设计通用标准IPC-2221A，这样才能设计出符合要求、性能优良的电路板。数字网线测试的PCB布局如图1（a）、（b）所示。
2.1 确定PCB的形状及尺寸
根据所有元器件实际尺寸及工艺要求等来确定PCB的形状及尺寸。PCB的长宽比例一般设计为3：2或4：3的长方形，也可以根据实际的需要来确定PCB的形状。尺寸选用方面，若过大，既浪费材料，又使电子产品的重量和体积增大，不方便携带使用；若过小，元器件布局困难，严重影响电路的安装调试、维修及电气安全等。如果是采用机器（波峰焊、回流焊）来装配焊接电路板的，还要考虑机器使用的极限尺寸。数字网线测试仪由于有16个数码管、一个RS232串行通讯接口等元器件，数量多且封装丝印面积较大，所以设计此PCB尺寸为175mm×110mm。
（a） 顶层元器件布局图
（b） 底层元器件布局图
2.2 确定PCB的元器件布局层数
PCB元器件布局的层数与电路的复杂性、电路板的尺寸要求和电气性能等有关，一些比较简单的电路可以将元器件单层布局，而一些比较复杂的电路的元器件进行双层布局。数字网线测试虽然元件多，PCB尺寸要求较小，在此元器件进行双层布局，大部分元器件在PCB的顶层布局，如显示用的双色数码管，布在顶层方便观看。其它一些元器件布在底层，如二个RJ45网线插座，底层布局，用于连接测试用的网线，影响不大。
2.3 确定单元电路分区的布局
单元电路合理分区，有利于电路可靠、稳定地工作，方便电路的检查和维修。单元电路的分区布局一般按信号流程，从左到右，从上到下，同一功能的电路元器件尽量放在一起。各分区电路尽量相互独立，互不干扰。数字网线测试仪按电路的结构、功能进行PCB分区，分成：电源电路区，单片机控制电路区，数码管驱动和显示电路区，程序下载电路区和网线插座电路区等。
2.3.1 电源电路尽量与单片机控制电路、存储器电路分开，越远越好，以防电源电路的大电压、大电流电磁干扰单片机、存储器电路的正常工作，提高电路工作的可靠性。
2.3.2 晶体振荡器和二个负载电容尽量靠近单片机，避免单片机工作用的时钟振荡脉冲受干扰，影响单片机的正常工作。
2.3.3 相同结构的电路，尽量采用对称的结构进行元器件的布局，如数字网线测试仪发射数据用的8个双色数码管显示电路与接收数据用的8个双色数码管显示电路采用上下对称布局。
2.4 确定各元器件的具置
确定了单元电路的布局后，还要确定各元器件的具体摆放位置。原则是先将体积较大的核心元器件先摆放好，后根据核心元器件来合理放置体积较小的元器件，并要根据电路信号流程和元器件引脚的连接关系等来摆放。
2.4.1 同一单元电路的同一类元器件（如0805封装的贴片电阻）尽量在X或Y方向按顺序放在一起，方便安装和使用，如R3-R4、R6-R7、R9-R10这几个电阻采用Y的方向摆放并按顺序排列。
2.4.2 元器件之间在X或Y方向上对齐及均匀分布，疏密有序，多采用左右对齐或上下对齐、水平分布或垂直分布，使各元器件的排列有规律。
2.4.3 各N连接端口（如RJ45网线插座、RS232串行通讯接口）一般摆放在电路板的边缘，方便连接使用。
3 PCB元器件的布线设计
布线是PCB设计重要的一环。布线要根据工艺要求来确定布线的层数、导线的宽度、安全间距等。数字网线测试的PCB布线如图2（a）、（b）所示。
（a）元器件顶层布线图
（b）元器件底层布线图
3.1 确定PCB布线的层数
PCB布线的层数与电路的复杂性、电路板的尺寸要求和电气性能等有关。数字网线测试虽然元件多，元器件封装的丝面积较大，但电路要求不高，在此进行双层布线。
3.2 确定导线的宽度
导线的宽度设置一定要考虑导线中流过的最大电流，如果导线宽度过小会烧掉线路板；导线过宽会影响布线，使布线困难，甚至布不了线。在条件允许的情况下，电源线、地线尽量宽，最好地线比电源线宽，以保证电气性能。它们之间的关系为：地线>电源线>信号线。如有可能，地线的宽度最好大于3mm；电源线的宽度一般为1.2-2.5mm；信号线为0.2-0.3mm，最细宽度可达0.05-0.07mm。数字电路PCB地线可用粗导线来构成一个回路，即组成一个地网络来使用，但模拟电路不可以使用这样的地。
3.3 确定导线之间的安全间距
导线的安全间距（即导线最小间距）与导线间的电压有密切关系，可根据IPC-2221标准推算出。安全间距过小，有可能导线间击穿短路；安全间距过大，也会造成PCB布线困难。要计算导线之间的电压比较困难，在实际应用时，导线之间的安全间距可采用“3W规则”来确定，即两相邻导线的中心间距要大于3倍的导线宽度。要使电路达到优良的抗干扰性能，相邻导线间距要大于10W。
3.4 导线与过孔的设置
布线不要采用90°，尽可能采用45°折线，以减小高频信号的干扰，必要时，我们还可以采用弧形布线。过孔大小和数量的合理设置，提高布线效率。过孔的大小一般设置为0.7-1.27mm，如果布线的密度较高时，可适当减小过孔的大小，但不要太小，一般可采用0.6-1.0mm。信号线的过孔要尽量少，以减少对信号的干扰。
3.5 电气规则检查
PCB布完线后要进行DRC电气规则检查，以保证PCB布线的电气性能。主要检查PCB有无漏掉布线、安全间距违规等，发现有违规，需要及时排除，保证PCB的质量。
3.6 覆铜
在DRC电气规则检查没有问题后，可以进行覆铜，以减少地线阻抗，提高电路的抗干扰能力；降低压降，提高电源效率；以及覆铜与地线相连，减小环路面积。
4 结束语
本文通过介绍了数字网络测试仪的PCB布局和布线设计过程、要求和规则，并经过实际的制板、元器件安装、调试、测试及使用，完全可以达到实际产品使用的要求。PCB设计合理，符合工艺规范，为其它技术人员设计PCB提供了一定的参考价值。
【参考文献】
电路板优化设计范文5
关键词：钻井 随钻仪器 防震 液压减震器
LWD instrument shock and vibration isolation method research
Huang Lin
（101149 China Oilfield Services Limited Beijing ）
Abstract： Introduces the anti-shock design which LWD instrument commonly used， and according to the actual demand， put forward a new method of seismic isolation - hydraulic shock absorber. Provides a new method and train of thought for LWD instrument precision components in the seismic design.
Keywords： Drilling LWD instrument shockproof Hydraulic shock absorber
一、前言
钻井是石油生产各个环节中投入最大、难度最大的。在钻井过程中，保证钻柱安全工作对减少钻井事故、提高经济效益有着巨大的作用。钻柱振动作为导致钻柱失效的原因之一，其危害是不可忽视的。
钻柱的振动形式有：纵向振动、横向振动和扭转振动。其中，纵向振动和横向振动对钻柱的危害最为严重。也是研究的重点。[1]
近几年，随钻测量MWD、随钻测井LWD开始广泛应用。对于这些随钻仪器，同样也面对钻柱振动这个问题。为了保证随钻仪器的可靠使用，所有的随钻仪器在下井之前必须经过振动、冲击实验。
以下几幅图是振动实验的基本内容。包括振动和冲击2大实验内容，每个实验内容包括横向和纵向两个方向。
国内外的几大油田服务公司均制定了自己的振动、冲击试验标准。只有达到试验标准的仪器才允许下井作业。
随钻仪器是井下精密的探测设备，其结构的复杂程度要远远高于普通的钻柱。随钻仪器的防震设计不仅要考虑到零部件的紧固和防松，对于一些重点的零件还要加强保护。
首先，随钻仪器中装有大量的电子器件，对电子器件的防震保护不可忽视；其次，随钻仪器还经常有一些极为精密的关键部件，如一些光学、声学传感器，这些相对脆弱的部件出现微小的变化，则测出的数据将有巨大偏差；最后。随钻仪器中还有一个对振动较为敏感的“危险品”，就是井下高温锂电池，锂电池如果在振动和冲击下外壳破损或短路，则极易引起爆炸。
因此，随钻仪器的防震隔振较一般的钻杆、钻铤有更高的要求。减震隔振的设计也有较大的难度。
二、随钻仪器的防震方法
根据防震的对象和目的，防震的方法有所不同：
1.对于金属零件或非精密零件，其防震目的主要是防松、防脱落，防震方法主要是卡环结构。如图5，卡环将零件限位，即使螺纹有所松动也不会造成零件脱落。
图5卡环防震示意图
另外，随钻仪器上还大量使用了一种防松螺纹。其通过对三角螺纹进行优化设计，使得所有道螺纹均可受到紧固力，而普通三角螺纹，其80%的紧固力在最外侧的2道螺纹上。这样使得螺钉紧固效果大大增强。
还有一种方法就是使用螺纹紧固胶水。根据使用要求可选择不同强度的胶水。
2.对于一些对防震有较高要求的零部件其防震目的是减少冲击、隔离振动。则防震设计上较多应用了弹性零部件，如弹簧、橡胶垫、橡胶减震环等等。这与常规设备的减震方法基本相同。
随钻仪器中最具有特色的减震方法是对电路板的防震保护――注胶防震法。.
图6电路板注胶防震
如图6，电路完全被具有弹性的胶体包裹，仅留接口与外部连接。胶体如同一层厚厚的弹性铠甲，不仅将外界的振动隔离开，而且对电路板上的元器件进行可靠固定。对电路板进行了充分的保护。在实际的应用中，每个注胶的电路板也要进行振动实验，以保证电路板的可靠使用。
三、井下液压减震器
以上介绍了随钻仪器中常用的减震方法。其中最令设计者关注的是对随钻仪器中关键零部件的隔振保护。注胶方法效果很好，但适用范围有限；在通常的隔振理论中减震系统固有频率要小于振源频率1.5倍以上才有较好的隔振效果[2]，由于井下振动情况十分复杂，既包括三种振动方式，而且随着钻进的增加，钻柱的固有频率会不断变化[3]。振源的频率将在一个相当大大频率范围内。简单的弹簧橡胶零件的隔振方法，由于其弹性及阻尼系数均已固定，很难在宽频内隔离振动。其隔振效果难以令人满意。
另外，要有较好的冲击隔离效果，必须要有足够的位移量。而且减震部件需要有较大的阻尼来吸收冲击的能量，并使冲击产生的自由振动迅速衰减[3]。橡胶垫有一定的阻尼但位移量小，弹簧有足够的位移量但阻尼不够，两者的隔冲效果均不理想。
随钻仪器需要一种可在宽频范围内隔振，具有较大阻尼，对冲击又有良好隔离效果的减震器。
图7汽车液压减震器
如图7，液压减震器是一种可调节阻尼，且具有较大位移量的减震器，在汽车领域已经广泛应用。所谓他山之石，可以攻玉，液压减震器完全可以应用在随钻仪器中。
图8井下液压减震器
如图8所示，这是典型的液压减震器结构。其中弹簧两端与活塞和端盖固定，起复位作用，保证活塞处于活塞缸中部；活塞移动时油缸内液压油流经阻尼调节阀时产生阻力，通过阻尼调节阀便可对减震器的阻尼进行调节。在井下可将手动阻尼调节阀改为可远程控制的节流阀。这样可随钻柱固有频率变化而调节减震系统的固有频率，以达到最佳的隔振效果。
钻柱的纵向振动的固有频率一般为十几赫兹，并随着钻柱加长其固有频率逐渐减小[4]。但由于实际的振动情况复杂，通常的振动试验取2～100Hz的随机振动作为实验的激励源[5]。
图9液压减震器原理模型
如图9，m为减震目标零件和减震器的质量和；k为弹簧的弹性模量；取减震系统的固有频率τ为振动实验最小频率的1/2，则τ=1Hz，根据公式（1）可计算出k值。
由于阻尼的计算对实际阻尼调节阀的指导意义不大。所以阻尼的大小无需计算，而是通过试验方法获得阻尼调节阀的最佳位置。
四、结论
随钻仪器的复杂结构和高精度测量对仪器本身的减震隔振提出了更高的要求。本文参照在汽车行业广泛应用的液压减震器，提出了随钻井下液压减震器的设计方案。为随钻仪器减振隔振设计提出一种新的思路。
参考文献
[1]刘磊，刘剑辉，钻柱纵向、横向振动分析研究进展，高新技术产业发展，2011（3）：1 .
[2]马志宏，李金国，军用装备抗振动、抗冲击设计方法，装备环境工程，2006（10）：72.
[3] 李子丰，张永贵，侯绪田，刘卫东，徐国强. 钻柱纵向和扭转振动分析，工程力学，2004，（12）：1.
[4]刘伟，周英操，王先国. 井下振动控制技术研究，石油钻探技术，2010，（1）：46.
[5] 中海油服企业标准。《随钻井下仪器振动冲击测试规范》
电路板优化设计范文6
【关键词】多层印制板；反钻孔
一、前言
在国外军事电子技术发达的国家中，相控阵雷达用微波印制基板的制造技术处于领先地位。其中多层微波印制板的制造研究，都是在技术相对保密的情况下开展的。在多层微波印制板的制造方面，美国同行已掌握并实现了多种型号双面微波层压板基材的多层微波印制板制造技术。其中包括微波介质基板多层化层压制造、金属化孔互连及埋/盲孔制造、多层微波印制板电装及耐环境保护性阻焊膜制造、多层微波线路表面电镀镍金以及多层微波印制基板的三维数控铣加工等制造技术。
目前，国内广大印制电路板制造企业所开展的工作仅局限于高速逻辑信号传输类电子产品所需的低、中频多层印制电路板的研究、开发与制造。其所选用的主要印制基板材料，大多为适合低、中频信号传输用环氧树脂类绝缘介质材料。
鉴于高频信号传输的特殊性，其主要将涉及到各类微波功能基板多层化制造技术、平面埋电阻制造技术、层间绝缘介质厚度控制技术、多层微波印制板各层间图形高重合度技术、各类微波介质材料孔金属化互连制造技术以及三维数控加工技术。这些，都是目前国内印制电路行业尚未实现的技术，因此与国外同行存在着较大差距。
此次课题研究，选用Rogers公司提供的RT/duroid-6002微波层压板材料和Arlon公司提供的CLTE-XT平面电阻微波层压板材料，将开展埋电阻多层微波印制板的制造工艺技术研究，其中将不可避免的面临多层印制板各层间的金属化孔互连，鉴于设计需求之独特性，需解决金属化孔互连之反钻孔技术。对此，下面将进行较为详细的论述。
二、多层印制板金属化孔互连技术简介
2.1 设计需求金属化孔互连简介
有源馈电网络综合了高性能、多功能、高可靠、低损耗、幅相一致性以及小型化、轻量化的要求，给多层微波印制板的设计和制造带来了很大难度。为此，将不同的功能分别设计在不同的层上，如将微带线、带状线、低频控制线等混合信号线组合在同一个多层结构中，通过多种类型金属化孔的制造，实现直流互连。
垂直互连是微波多层电路中实现不同层电路之间连接的主要方式。由图1可见垂直互连主要由金属化盲孔和埋孔实现，由于工作在X波段，且带宽很宽，所以金属化孔的电路优化设计非常重要。
此项技术的运用，尚属本所印制板加工之首次。鉴于设计互连之要求，通过传统的金属化孔制作，结合多次层压技术，无法实现设计互连功能。因此，反钻孔技术的运用便成为此次课题成功与否之必然。属于关键技术当之无愧。（见图2、3）
2.2 各类金属化孔互连制造
此次课题研究，根据设计层间互连要求，需进行多次金属化孔的制造，其中还涉及到盲孔、背靠背互连盲孔的金属化孔制作。具体措施如下：
2.2.1 金属化孔制作
鉴于RT/duroid6002微波介质多层板的特点（含有PTFE），采用等离子处理新技术，随后进行孔金属化处理。
评判：可通过多层板制作的附连板图形，制作金相切片，进行可靠性测试，检验其可靠性。
2.2.2 盲孔制作
鉴于此次课题设计中，提出了金属化盲孔制造的要求，必须通过多次层压制作才能实现。具体为：
（1）通孔金属化孔制作；（2）多次层压制作。
2.2.3 背靠背互连盲孔制作
鉴于此次课题设计中，提出了背靠背互连盲孔制造的要求，必须通过设计层次的层压制作、金属化孔制作、反钻孔制作才能实现。具体为：
（1） 层压制作；
（2） 通孔金属化孔制作；
（3） 反钻孔制作：
反钻孔制作，是借鉴于国外先进印制板制造技术。“反钻孔技术”的运用，是在前期金属化孔制造的基础上，通过反钻孔控制深度的技术，来实现局部盲孔互联。具体措施如下：
① 选用可控制钻深的数控钻床进行反钻孔制作。
② 模版制作时，设计出3-Φ30+0.03定位孔，中心对称；印制板正反面设计出反钻孔定位零位直角座标；生成反钻孔位置座标。
③ 利用FR-4多层板进行初步反钻孔试验。
④ 利用RT/duroid6002非电阻微波介质板制作多层板，进行进一步反钻孔试验。
⑤ 制作金相切片，评判反钻深度。
三、多层印制板反钻孔技术研究
3.1 试验过程简述
（1） 借助FR-4单片（0.5mm）四张，层压成8层板；
（2） 数控钻孔；
（3） 等离子处理、化学沉铜、全板加厚；
（4） 外层图形转移；
（5） 工艺部705室反钻孔（其中，一种座标孔仅为正面8-1-1反钻；另一种座标孔为正8-1-1反8-8-1两面反钻。）（原金属化孔孔径为Φ0.4mm，反钻孔为平头Φ0.6mm）；
（6） 对反钻孔板进行箭嘴反钻孔位置标识（其中，两面反钻孔位置采用原版红箭嘴进行指位；仅正面反钻孔位置采用红箭嘴涂黑进行指位）；
（7） 数铣取样（两面反钻孔和单面反钻孔，均采用五位置取样法，依次为：左上部、左下部、右上部、右下部和中心部）；
（8） 灌模，制作金相切片；
（9） 金相显微镜拍像并采集数据。
3.2 图像采集单位换算
（1） 此次，FR-4单片，介质厚度为0.5mm，外层铜箔厚度为0.035mm；
（2） 电脑图像采集测量，内层铜厚度为14单位；
（3） 换算如下：
1单位=0.035mm / 14 =0.0025mm
3.3 反钻孔情况测量
3.3.1 单面反钻孔（正面8-1-1） （见图4、表1）
3.3.2 两面反钻孔（正面8-1-1、反面8-8-1） （见图5、6）
3.3.2.1 正面反钻孔（8-1-1）（见表2）
3.3.2.2 反面反钻孔（8-8-1）（见表3）
四、讨论
4.1 反钻孔深度一致性
4.1.1 单面反钻孔（正面8-1-1）（见表4）
4.1.2 两面反钻孔（正面8-1-1、反面8-8-1）
4.1.2.1 正面反钻孔（8-1-1）（见表5）
4.1.2.2 反面反钻孔（8-8-1）（见表6）
4.2 介质厚度一致性
4.2.1 单面反钻孔（正面8-1-1）（见表7）
4.2.2 两面反钻孔（反面8-8-1）（见表8）
4.3 反钻孔深度控制反思
根据705反钻孔后板的取样，制作金相切片及观测后，对反钻孔深度的控制反思总结如下：
（1） 从此次试验结果分析，出现了下述各种情况：
① 反钻深度未至内层铜，距离为一个内层铜厚度； （见图7）
② 反钻深度刚好至内层铜；（见图8）
③ 反钻深度超过内层铜，达至一半铜厚度；（见图9）
④ 反钻深度超过内层铜。（见图10）
（2） 部分反钻孔深度超要求主要原因：
按照设计要求（0.1mm），结合多层板各介质层厚度统计，反钻孔深度需控制范围为：0.46～0.56mm。但实际操作过程中，反钻孔深度为0.51mm，最终导致了实物部分位置反钻超差。
（3） 反钻孔深度误差范围：
两个内层铜厚度（0.07 mm）。
（4） 数控反钻孔设备：
名称：HAAS VF-3
产地：美国HAAS公司
精度：定位精度±0.005mm，重复定位精度±0.0025mm
